Datasheet > 74LVT640D

74LVT640D

更新时间： 2023-09-03 20:37:22

品牌	Logo	应用领域
安世 - NEXPERIA		信息通信管理光电二极管逻辑集成电路
页数	文件大小	规格书
12页	228K
描述
3.3 V Octal transceiver with direction pin; inverting; 3-stateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVT640D 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.2
Is Samacsys：	N	其他特性：	WITH DIRECTION CONTROL
系列：	LVT	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	12.8 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS TRANSCEIVER
湿度敏感等级：	1	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
最大电源电流（ICC）：	12 mA	传播延迟（tpd）：	3.3 ns
认证状态：	Not Qualified	座面最大高度：	2.65 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	INDUSTRIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	7.5 mm
Base Number Matches：	1

74LVT640D 数据手册

74LVT640

3.3 V Octal transceiver with direction pin; inverting; 3-state

Rev. 4 — 23 February 2021

Product data sheet

1. General description

The 74LVT640 is an 8-bit inverting transceiver with 3-state outputs. The device features an output

enable (OE) and send/receive (DIR) for direction control. A HIGH on OE causes the outputs to

assume a high-impedance OFF-state. Bus hold data inputs eliminate the need for external pull-up

resistors to define unused inputs

2. Features and benefits

•

3-state buffers

•

Wide supply voltage range from 2.7 to 3.6 V

Overvoltage tolerant inputs to 5.5 V

BiCMOS high speed and output drive

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Octal bidirectional bus interface

Input and output interface capability to systems at 5 V supply

Output capability: +64 mA and -32 mA

Bus-hold data inputs eliminate the need for external pull-up resistors for unused inputs

Live insertion/extraction permitted

Power-up 3-state

No bus current loading when output is tied to 5 V bus

Latch-up performance exceeds 500 mA per JESD 78 Class II Level B

Complies with JEDEC standards

•

JESD8C (2.7 V to 3.6 V)

•

ESD protection:

•

MIL STD 883 method 3015: exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

Specified from -40 °C to +85 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LVT640D

-40 °C to +85 °C

SO20

plastic small outline package; 20 leads;

body width 7.5 mm

SOT163-1

74LVT640PW

-40 °C to +85 °C

TSSOP20

plastic thin shrink small outline package; 20 leads;

body width 4.4 mm

SOT360-1

12 3 4 5 6 7...12

中文翻译

下载PDF

与74LVT640D相关器件

型号	品牌	获取价格	描述	数据表
74LVT640DB	NXP	获取价格	3.3V Octal transceiver with direction pin; inverting 3-State
74LVT640DB,118	NXP	获取价格	74LVT640 - 3.3V Octal transceiver with direction pin; inverting (3-State) SSOP2 20-Pin
74LVT640DB-T	ETC	获取价格	Single 8-Bit Inverting Bus Transceiver
74LVT640D-T	ETC	获取价格	Single 8-Bit Inverting Bus Transceiver
74LVT640PW	NXP	获取价格	3.3V Octal transceiver with direction pin; inverting 3-State
74LVT640PW	NEXPERIA	获取价格	3.3 V Octal transceiver with direction pin; inverting; 3-stateProduction
74LVT640PW,112	NXP	获取价格	74LVT640 - 3.3V Octal transceiver with direction pin; inverting (3-State) TSSOP2 20-Pin
74LVT640PW,118	NXP	获取价格	74LVT640 - 3.3V Octal transceiver with direction pin; inverting (3-State) TSSOP2 20-Pin
74LVT640PWDH	NXP	获取价格	3.3V Octal transceiver with direction pin; inverting 3-State
74LVT640PWDH-T	NXP	获取价格	LVT SERIES, 8-BIT TRANSCEIVER, INVERTED OUTPUT, PDSO20

与74LVT640D相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

2
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

3
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

5
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

3

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT640D

74LVT640D 技术参数

74LVT640D 数据手册

与74LVT640D相关器件

与74LVT640D相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT640D

74LVT640D 技术参数

74LVT640D 数据手册

与74LVT640D相关器件

与74LVT640D相关文章

您还可以找

您在本页遇到什么问题？