Datasheet > 74F169SCX

74F169SCX

更新时间： 2024-02-03 14:58:12

品牌	Logo	应用领域
其他 - ETC		计数器触发器逻辑集成电路光电二极管
页数	文件大小	规格书
8页	89K
描述
Synchronous Up/Down Counter

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74F169SCX 技术参数

生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	0.300 INCH, PLASTIC, SOIC-16	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.68	Is Samacsys：	N
计数方向：	BIDIRECTIONAL	系列：	F/FAST
JESD-30 代码：	R-PDSO-G16	长度：	10.11 mm
负载/预设输入：	YES	逻辑集成电路类型：	BINARY COUNTER
工作模式：	SYNCHRONOUS	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
传播延迟（tpd）：	13 ns	座面最大高度：	2.108 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	5.3 mm	最小 fmax：	70 MHz
Base Number Matches：	1

74F169SCX 数据手册

Unit Loading/Fan Out

Input I_IH/I_IL

U.L.

Pin Names

Description

Output I_OH/I_OL

HIGH/LOW

CEP

CET

Count Enable Parallel Input (Active LOW)

Count Enable Trickle Input (Active LOW)

Clock Pulse Input (Active Rising Edge)

Parallel Data Inputs

1.0/1.0

1.0/2.0

1.0/1.0

50/33.3

20 µA/−0.6 mA

20 µA/−1.2 mA

20 µA/−0.6 mA

−1 mA/20 mA

P₀–P₃

Parallel Enable Input (Active LOW)

Up-Down Count Control Input

Flip-Flop Outputs

U/D

Q₀–Q₃

Terminal Count Output (Active LOW)

Functional Description

Mode Select Table

The 74F169 uses edge-triggered J-K type flip-flops and

has no constraints on changing the control or data input

signals in either state of the clock. The only requirement is

that the various inputs attain the desired state at least a

setup time before the rising edge of the clock and remain

valid for the recommended hold time thereafter. The paral-

lel load operation takes precedence over other operations,

as indicated in the Mode Select Table. When PE is LOW,

the data on the P₀–P₃inputs enters the flip-flops on the

Action on Rising

Clock Edge

PE CEP CET U/D

Load (P_n→ Q_n)

Count Up (Increment)

Count Down (Decrement)

No Change (Hold)

next rising edge of the clock. In order for counting to occur,

both CEP and CET must be LOW and PE must be HIGH;

the U/D input then determines the direction of counting.

The Terminal Count (TC) output is normally HIGH and goes

LOW, provided that CET is LOW, when a counter reaches

zero in the Count Down mode or reaches 15 for the

74F169 in the Count Up mode. The TC output state is not a

function of the Count Enable Parallel (CEP) input level.

Since the TC signal is derived by decoding the flip-flop

states, there exists the possibility of decoding spikes on

TC. For this reason the use of TC as a clock signal is not

recommended (see logic equations below).

H = HIGH Voltage Level

L = LOW Voltage Level

X = Immaterial

State Diagram

1. Count Enable = CEP • CET • PE

2. Up: (74F169): TC = Q₀• Q₁• Q₂• Q₃• (Up) • CET

3. Down: TC = Q₀• Q₁• Q₂• Q₃• (Down) • CET

www.fairchildsemi.com

123 4 5 6 7 8

下载PDF

与74F169SCX相关器件

型号	品牌	描述	获取价格	数据表
74F169SCX_NL	FAIRCHILD	暂无描述	获取价格
74F169SDC	FAIRCHILD	Binary Counter, F/FAST Series, Synchronous, Positive Edge Triggered, 4-Bit, Bidirectional,	获取价格
74F169SJ	NSC	4-Stage Synchronous Bidirectional Counter	获取价格
74F169SJ	FAIRCHILD	4-Stage Synchronous Bidirectional Counter	获取价格
74F169SJCQB	TI	F/FAST SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT BIDIRECTIONAL BINARY COUNTER, PDSO16, 0.3	获取价格
74F169SJCX	TI	IC F/FAST SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT BIDIRECTIONAL BINARY COUNTER, PDSO16,	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74F169SCX

74F169SCX 技术参数

74F169SCX 数据手册

与74F169SCX相关器件

与74F169SCX相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74F169SCX

74F169SCX 技术参数

74F169SCX 数据手册

与74F169SCX相关器件

与74F169SCX相关文章

您还可以找

您在本页遇到什么问题？