Datasheet > 72V233L7-5PFG

72V233L7-5PFG

更新时间： 2024-11-26 14:40:11

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片内存集成电路
页数	文件大小	规格书
45页	375K
描述
FIFO, 1KX18, 5ns, Synchronous, CMOS, PQFP80, GREEN, PLASTIC, TQFP-80

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

72V233L7-5PFG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LQFP, QFP80,.64SQ	针数：	80
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.22
Is Samacsys：	N	最长访问时间：	5 ns
其他特性：	IT CAN ALSO BE CONFIGURED AS 2K X 9; RETRANSMIT; ASYNCHRONOUS MODE IS ALSO POSSIBLE	备用内存宽度：	9
最大时钟频率 (fCLK)：	133.3 MHz	周期时间：	7.5 ns
JESD-30 代码：	S-PQFP-G80	JESD-609代码：	e3
长度：	14 mm	内存密度：	18432 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	80	字数：	1024 words
字数代码：	1000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	1KX18	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP80,.64SQ	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.015 A	子类别：	FIFOs
最大压摆率：	0.035 mA	最大供电电压 (Vsup)：	3.45 V
最小供电电压 (Vsup)：	3.15 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

72V233L7-5PFG 数据手册

3.3VOLTHIGH-DENSITYSUPERSYNCII™NARROWBUSFIFO

512 x 18/1,024 x 9, 1,024 x 18/2,048 x 9

2,048 x 18/4,096 x 9, 4,096 x 18/8,192 x 9

8,192 x 18/16,384 x 9, 16,384 x 18/32,768 x 9

32,768 x 18/65,536 x 9, 65,536 x 18/131,072 x 9

IDT72V223,IDT72V233

IDT72V243,IDT72V253

IDT72V263,IDT72V273

IDT72V283,IDT72V293

• Zero latency retransmit

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

FEATURES:

• Choose among the following memory organizations:

IDT72V223

IDT72V233

IDT72V243

IDT72V253

IDT72V263

IDT72V273

IDT72V283

IDT72V293

⎯

512 x 18/1,024 x 9

• Partial Reset clears data, but retains programmable settings

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

• Selectable synchronous/asynchronous timing modes for Almost-

Empty and Almost-Full flags

• Program programmable flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

1,024 x 18/2,048 x 9

2,048 x 18/4,096 x 9

4,096 x 18/8,192 x 9

8,192 x 18/16,384 x 9

16,384 x 18/32,768 x 9

32,768 x 18/65,536 x 9

65,536 x 18/131,072 x 9

• Functionally compatible with the IDT72V255LA/72V265LA and

IDT72V275/72V285 SuperSync FIFOs

• Up to 166 MHz Operation of the Clocks

• User selectable Asynchronous read and/or write ports (BGA Only)

• User selectable input and output port bus-sizing

- x9 in to x9 out

• JTAG port, provided for Boundary Scan function (BGA Only)

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

- x9 in to x18 out

- x18 in to x9 out

- x18 in to x18 out

• Available in a 80-pin Thin Quad Flat Pack (TQFP) or a 100-pin Ball

Grid Array (BGA) (with additional features)

• Pin to Pin compatible to the higher density of IDT72V2103/72V2113

• Big-Endian/Little-Endian user selectable byte representation

• 5V tolerant inputs

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

• Fixed, low first word latency

FUNCTIONAL BLOCK DIAGRAM

*Available on the

D0 -Dn (x9 or x18)

LD SEN

BGA package only.

WEN

WCLK/WR

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

PAE

FLAG

LOGIC

WRITE CONTROL

LOGIC

ASYW

RAM ARRAY

512 x 18 or 1,024 x 9

FWFT/SI

PFM

1,024 x 18 or 2,048 x 9

2,048 x 18 or 4,096 x 9

4,096 x 18 or 8,192 x 9

8,192 x 18 or 16,384 x 9

16,384 x 18 or 32,768 x 9

32,768 x 18 or 65,536 x 9

65,536 x 18 or 131,072 x 9

FSEL0

FSEL1

WRITE POINTER

READ POINTER

CONTROL

LOGIC

READ

CONTROL

LOGIC

ASYR

OUTPUT REGISTER

BUS

CONFIGURATION

MRS

PRS

RESET

LOGIC

RCLK/RD

REN

TCK

TRST

JTAG CONTROL

(BOUNDARY SCAN)

TMS

4666 drw01

TDI

Q0 -Qn (x9 or x18)

TDO

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology,Inc.TheSuperSyncIIFIFOisatrademarkofIntegratedDeviceTechnology,Inc.

FEBRUARY 2009

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-4666/16

12 3 4 5 6 7...45

中文翻译

下载PDF

与72V233L7-5PFG相关器件

型号	品牌	获取价格	描述	数据表
72V233L7-5PFG8	IDT	获取价格	FIFO, 1KX18, 5ns, Synchronous, CMOS, PQFP80, GREEN, PLASTIC, TQFP-80
72V233L7-5PFGI	IDT	获取价格	FIFO, 1KX18, 5ns, Synchronous, CMOS, PQFP80, GREEN, PLASTIC, TQFP-80
72V235	RENESAS	获取价格	2K x 18 SyncFIFO, 3.3V
72V235L10PFG	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10PFG8	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10PFGI	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10PFGI8	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10TFG	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10TFG8	IDT	获取价格	3.3 VOLT CMOS SyncFIFO
72V235L10TFGI	IDT	获取价格	3.3 VOLT CMOS SyncFIFO

与72V233L7-5PFG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

45
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

62
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

59

产品中心

服务支持

精选活动

关于我们

帮助中心

72V233L7-5PFG

72V233L7-5PFG 技术参数

72V233L7-5PFG 数据手册

与72V233L7-5PFG相关器件

与72V233L7-5PFG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72V233L7-5PFG

72V233L7-5PFG 技术参数

72V233L7-5PFG 数据手册

与72V233L7-5PFG相关器件

与72V233L7-5PFG相关文章

您还可以找

您在本页遇到什么问题？