Datasheet > 72225LB10PFG8

72225LB10PFG8

更新时间： 2024-01-01 21:53:32

品牌	Logo	应用领域
艾迪悌 - IDT		时钟 PC 先进先出芯片内存集成电路
页数	文件大小	规格书
16页	338K
描述
CMOS SyncFIFO

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

72225LB10PFG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TQFP
包装说明：	LQFP, QFP64,.66SQ,32	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.14
Samacsys Confidence：	3	Samacsys Status：	Released
Samacsys PartID：	11320867	Samacsys Pin Count：	64
Samacsys Part Category：	Integrated Circuit	Samacsys Package Category：	Quad Flat Packages
Samacsys Footprint Name：	PNG64_1	Samacsys Released Date：	2020-02-11 12:08:21
Is Samacsys：	N	最长访问时间：	6.5 ns
最大时钟频率 (fCLK)：	100 MHz	周期时间：	10 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	14 mm	内存密度：	18432 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	64	字数：	1024 words
字数代码：	1000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	1KX18	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP64,.66SQ,32	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.005 A	子类别：	FIFOs
最大压摆率：	0.06 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

72225LB10PFG8 数据手册

CMOS SyncFIFO^TM

256 x 18, 512 x 18, 1,024 x 18,

2,048 x 18, and 4,096 x 18

IDT72205LB, IDT72215LB,

IDT72225LB, IDT72235LB,

IDT72245LB

writecontrols.TheseFIFOsareapplicableforawidevarietyofdatabuffering

needs, such as optical disk controllers, Local Area Networks (LANs), and

interprocessorcommunication.

FEATURES:

• 256 x 18-bit organization array (IDT72205LB)

• 512 x 18-bit organization array (IDT72215LB)

• 1,024 x 18-bit organization array (IDT72225LB)

• 2,048 x 18-bit organization array (IDT72235LB)

• 4,096 x 18-bit organization array (IDT72245LB)

• 10 ns read/write cycle time

TheseFIFOshave18-bitinputandoutputports.Theinputportiscontrolled

byafree-runningclock(WCLK),andaninputenablepin(WEN).Dataisread

intothesynchronousFIFOoneveryclockwhenWENisasserted.Theoutput

portiscontrolledbyanotherclockpin(RCLK)andanotherenablepin(REN).

Thereadclockcanbetiedtothewriteclockforsingleclockoperationorthe

twoclockscanrunasynchronousofoneanotherfordual-clockoperation. An

OutputEnablepin(OE)isprovidedonthereadportforthree-statecontrolof

theoutput.

ThesynchronousFIFOshavetwofixedflags, Empty (EF)andFull(FF),

andtwoprogrammableflags,Almost-Empty(PAE)andAlmost-Full(PAF).The

offsetloadingoftheprogrammableflagsiscontrolledbyasimplestatemachine,

andisinitiatedbyassertingtheLoadpin(LD). AHalf-Fullflag(HF)isavailable

when the FIFO is used in a single device configuration.

ThesedevicesaredepthexpandableusingaDaisy-Chaintechnique.The

XI and XO pins are used to expand the FIFOs. In depth expansion configu-

ration, First Load (FL) is grounded on the first device and set to HIGH for all

other devices in the Daisy Chain.

The IDT72205LB/72215LB/72225LB/72235LB/72245LB is fabricated

usinghigh-speedsubmicronCMOStechnology.

• Empy and Full flags signal FIFO status

• Easy expandable in depth and width

• Asynchronous or coincident read and write clocks

• Programmable Almost-Empty and Almost-Full flags with

default settings

• Half-Full flag capability

• Dual-Port zero fall-through time architecture

• Output enable puts output data bus in high-impedence state

• High-performance submicron CMOS technology

• Available in a 64-lead thin quad flatpack (TQFP/STQFP)

and plastic leaded chip carrier (PLCC)

• Industrial temperature range (–40°C to +85°C) is available

• Green parts available, see ordering information

DESCRIPTION:

The IDT72205LB/72215LB/72225LB/72235LB/72245LB are very high

speed,low-powerFirst-In,First-Out(FIFO)memorieswithclockedreadand

FUNCTIONAL BLOCK DIAGRAM

WCLK

D0-D17

INPUT REGISTER

OFFSET REGISTER

FLAG

WRITE CONTROL

LOGIC

•

LOGIC

RAM ARRAY

256 x 18, 512 x 18

1,024 x 18, 2,048 x 18

4,096 x 18

)

READ POINTER

WRITE POINTER

•

READ CONTROL

LOGIC

EXPANSION LOGIC

(

OUTPUT REGISTER

RESET LOGIC

2766 drw 01

RCLK

Q0-Q17

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology, Inc. SyncFIFOisatrademarkofIntegratedDeviceTechnology, Inc.

MARCH 2013

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-2766/3

12 3 4 5 6 7...16

中文翻译

下载PDF

72225LB10PFG8 替代型号

型号	品牌	替代类型	描述	数据表
72225LB10TFG8	IDT	完全替代	CMOS SyncFIFO
72225LB10TFG	IDT	完全替代	CMOS SyncFIFO
72225LB10PFG	IDT	完全替代	CMOS SyncFIFO

与72225LB10PFG8相关器件

型号	品牌	获取价格	描述	数据表
72225LB10PFGI	IDT	获取价格	CMOS SyncFIFO
72225LB10PFGI8	IDT	获取价格	CMOS SyncFIFO
72225LB10TF	IDT	获取价格	TQFP-64, Tray
72225LB10TF9	IDT	获取价格	FIFO, 1KX18, 6.5ns, Synchronous, CMOS, PQFP64, PLASTIC, STQFP-64
72225LB10TFG	IDT	获取价格	CMOS SyncFIFO
72225LB10TFG8	IDT	获取价格	CMOS SyncFIFO
72225LB10TFGI	IDT	获取价格	CMOS SyncFIFO
72225LB10TFGI8	IDT	获取价格	CMOS SyncFIFO
72225LB15F	IDT	获取价格	FIFO, 1KX18, 10ns, Synchronous, CMOS, PQFP68
72225LB15JG	IDT	获取价格	FIFO, 1KX18, 10ns, Synchronous, CMOS, PQCC68, GREEN, PLASTIC, LCC-68

与72225LB10PFG8相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

17
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

16
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

14
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

16

产品中心

服务支持

精选活动

关于我们

帮助中心

72225LB10PFG8

72225LB10PFG8 技术参数

72225LB10PFG8 数据手册

72225LB10PFG8 替代型号

与72225LB10PFG8相关器件

与72225LB10PFG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72225LB10PFG8

72225LB10PFG8 技术参数

72225LB10PFG8 数据手册

72225LB10PFG8 替代型号

与72225LB10PFG8相关器件

与72225LB10PFG8相关文章

您还可以找

您在本页遇到什么问题？