Datasheet > 72201L25JG

72201L25JG

更新时间： 2024-02-23 02:49:31

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
14页	291K
描述
CMOS SyncFIFO

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

72201L25JG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFJ
包装说明：	,	针数：	32
Reach Compliance Code：	compliant	风险等级：	5.7
最长访问时间：	15 ns	周期时间：	25 ns
JESD-30 代码：	R-PLCC-J32	JESD-609代码：	e3
内存密度：	2304 bit	内存宽度：	9
湿度敏感等级：	1	功能数量：	1
端子数量：	32	字数：	256 words
字数代码：	256	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	256X9	输出特性：	3-STATE
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装形状：	RECTANGULAR	并行/串行：	PARALLEL
最大待机电流：	0.005 A	最大压摆率：	0.035 mA
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	J BEND
端子位置：	QUAD	Base Number Matches：	1

72201L25JG 数据手册

CMOSSyncFIFO^™

64 x 9, 256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4,096 x 9 and 8,192 x 9

IDT72421,IDT72201

IDT72211,IDT72221

IDT72231,IDT72241

IDT72251

FEATURES:

DESCRIPTION:

•

64 x 9-bit organization (IDT72421)

The IDT72421/72201/72211/72221/72231/72241/72251 SyncFIFO™

256 x 9-bit organization (IDT72201)

512 x 9-bit organization (IDT72211)

1,024 x 9-bit organization (IDT72221)

2,048 x 9-bit organization (IDT72231)

4,096 x 9-bit organization (IDT72241)

8,192 x 9-bit organization (IDT72251)

10 ns read/write cycle time

Read and Write Clocks can be independent

Dual-Ported zero fall-through time architecture

Empty and Full Flags signal FIFO status

Programmable Almost-Empty and Almost-Full flags can be set

to any depth

are very high-speed, low-power First-In, First-Out (FIFO) memories with

clocked read and write controls. These devices have a 64, 256, 512, 1,024,

2,048,4,096,and8,192x9-bitmemoryarray,respectively. TheseFIFOsare

applicableforawidevarietyofdatabufferingneedssuchasgraphics,localarea

networksandinterprocessorcommunication.

TheseFIFOshave9-bitinputandoutputports.Theinputportiscontrolled

byafree-runningclock(WCLK),andtwowriteenablepins(WEN1,WEN2).

Data is written into the Synchronous FIFO on every rising clock edge when

thewriteenablepinsareasserted.Theoutputportiscontrolledbyanotherclock

pin (RCLK) and two read enable pins (REN1, REN2). The Read Clock can

betiedtotheWriteClockforsingleclockoperationorthetwoclockscanrun

asynchronousofoneanotherfordual-clockoperation.Anoutputenablepin

(OE) is provided on the read port for three-state control of the output.

TheSynchronousFIFOshavetwofixedflags,Empty(EF)andFull(FF).

Twoprogrammableflags, Almost-Empty(PAE)andAlmost-Full(PAF), are

provided for improved system control. The programmable flags default to

Empty+7andFull-7forPAEandPAF,respectively.Theprogrammableflag

offsetloadingiscontrolledbyasimplestatemachineandisinitiatedbyasserting

•

Programmable Almost-Empty and Almost-Full flags default to

Empty+7, and Full-7, respectively

•

Output enable puts output data bus in high-impedance state

Advanced submicron CMOS technology

Available in the 32-pin plastic leaded chip carrier (PLCC) and

32-pin Thin Quad Flat Pack (TQFP)

•

For through-hole product please see the IDT72420/72200/72210/ the load pin (LD).

72220/72230/72240 data sheet

TheseFIFOsarefabricatedusinghigh-speedsubmicronCMOStechnology.

•

Industrial temperature range (–40°C to +85°C) is available

Green parts available, see ordering information

FUNCTIONAL BLOCK DIAGRAM

D0 - D8

WCLK

WEN1

WEN2

OFFSET REGISTER

INPUT REGISTER

FLAG

LOGIC

WRITE CONTROL

LOGIC

PAE

PAF

RAM ARRAY

64 x 9, 256 x 9,

512 x 9, 1,024 x 9,

2,048 x 9, 4,096 x 9,

8,192 x 9

WRITE POINTER

READ POINTER

READ CONTROL

LOGIC

OUTPUT REGISTER

RESET LOGIC

RCLK

REN1

REN2

2655 drw01

Q0 - Q8

C^IDTO^andM^theM^IDTE^logR^oaC^rerI^egA^isteL^redtrA^adeN^maD^rksofI^InN^tegrD^ateU^dDS^eviT^ceTR^ecI^hnA^oloL^gy,InT^c.TE^heM^SynP^cFE^IFOR^isaA^reT^gistU^ereR^dtraE^demaR^rkoA^fInN^tegG^rateE^dDS^{eviceTechnology,Inc.}

AUGUST 2013

DSC-2655/6

12 3 4 5 6 7...14

中文翻译

下载PDF

与72201L25JG相关器件

型号	品牌	获取价格	描述	数据表
72201L25JG8	IDT	获取价格	CMOS SyncFIFO
72201L25JGI	IDT	获取价格	FIFO, 256X9, 15ns, Synchronous, CMOS, PQCC32, GREEN, PLASTIC, LCC-32
72201L25JGI8	IDT	获取价格	CMOS SyncFIFO
72201L25JSCDS-W	IDT	获取价格	FIFO, 256X9, 15ns, Synchronous, CMOS, PQCC32
72201L25PF8	IDT	获取价格	TQFP-32, Reel
72201L25PFG	IDT	获取价格	CMOS SyncFIFO
72201L25PFG8	IDT	获取价格	CMOS SyncFIFO
72201L25PFGI	IDT	获取价格	CMOS SyncFIFO
72201L25PFGI8	IDT	获取价格	CMOS SyncFIFO
72201L25PFI9	IDT	获取价格	FIFO, 256X9, 15ns, Synchronous, CMOS, PQFP32, TQFP-32

与72201L25JG相关文章

Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

13
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

28
解读L9904TR手册资料：产品概述、主要功能、电气参数
2024-08-20

31
芯片底部填充工艺：提升电子设备可靠性的关键步骤
2024-08-14

91

产品中心

服务支持

精选活动

关于我们

帮助中心

72201L25JG

72201L25JG 技术参数

72201L25JG 数据手册

与72201L25JG相关器件

与72201L25JG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72201L25JG

72201L25JG 技术参数

72201L25JG 数据手册

与72201L25JG相关器件

与72201L25JG相关文章

您还可以找

您在本页遇到什么问题？