Datasheet > 502-DPKLF

502-DPKLF

更新时间： 2024-09-25 07:59:15

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
7页	176K
描述
Clock Generator, 190MHz, CMOS, DIE

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

502-DPKLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	DIE
包装说明：	DIE	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.12	其他特性：	ALSO OPERATES AT 3.3V SUPPLY
JESD-30 代码：	X-XUUC-N	JESD-609代码：	e3
最高工作温度：	70 °C	最低工作温度：
最大输出时钟频率：	190 MHz	封装主体材料：	UNSPECIFIED
封装代码：	DIE	封装形状：	UNSPECIFIED
封装形式：	UNCASED CHIP	峰值回流温度（摄氏度）：	260
主时钟/晶体标称频率：	50 MHz	认证状态：	Not Qualified
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	MATTE TIN	端子形式：	NO LEAD
端子位置：	UPPER	处于峰值回流温度下的最长时间：	30
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

502-DPKLF 数据手册

DATASHEET

LOCO™ PLL CLOCK MULTIPLIER

ICS502

Description

Features

The ICS502 LOCO is the most cost effective way to

• Packaged as 8-pin SOIC or die

• Pb (lead) free package

• IDT’s lowest cost PLL clock

• Zero ppm multiplication error

• Easy to cascade with ICS5xx series

• Input crystal frequency of 5 – 27 MHz

• Input clock frequency of 2 – 50 MHz

• Output clock frequencies up to 190 MHz

• Low jitter – 50 ps one sigma

• Compatible with all popular CPUs

• Duty cycle of 45/55 up to 160 MHz

• Operating voltages of 3.0 to 5.5 V

• 25 mA drive capability at TTL levels

• Industrial temperature version available

• Advanced, low-power CMOS process

generate a high-quality, high-frequency clock output and a

reference from a lower frequency crystal or clock input. The

name LOCO stands for Low Cost Oscillator, as it is

designed to replace crystal oscillators in most electronic

systems. Using Phase-Locked Loop (PLL) techniques, the

device uses a standard fundamental mode, inexpensive

crystal to produce output clocks up to 160 MHz.

Stored in the chip’s ROM is the ability to generate six

different multiplication factors, allowing one chip to output

many common frequencies (see table on page 2).

This product is intended for clock generation. It has low

output jitter (variation in the output period), but input to

output skew and jitter are not defined or guaranteed. For

applications which require defined input to output skew, use

the ICS570B.

Block Diagram

VDD

PLL Clock

CLK

Multiplier

Circuitry and

ROM

S1, S0

X1/ICLK

Crystal or

Crystal

Clock input

OScillator

REF

GND

IDT™ / ICS™ LOCO™ PLL CLOCK MULTIPLIER

ICS502

REV M 051310

12 3 4 5 6 7

中文翻译

下载PDF

与502-DPKLF相关器件

型号	品牌	获取价格	描述	数据表
502E1G1K	LITTELFUSE	获取价格	Littelfuse低成本玻璃封装热敏电阻采用密封在玻璃封装（DO-35二极管式）中的超稳
502FG1J	LITTELFUSE	获取价格	Littelfuse低成本玻璃封装热敏电阻采用密封在玻璃封装（DO-35二极管式）中的超稳
502FG1K	LITTELFUSE	获取价格	Littelfuse低成本玻璃封装热敏电阻采用密封在玻璃封装（DO-35二极管式）中的超稳
502GCR050M	ILLINOISCAPACITOR	获取价格	+85°C General Purpose Ceramic Disc Capacitors
502GCR050Z	ILLINOISCAPACITOR	获取价格	+85°C General Purpose Ceramic Disc Capacitors
502GT-1	ETC	获取价格	THERMOPILE TYPE INFRARED SENSOR
502H42W680KQ4	JOHANSON	获取价格	Ceramic Capacitor, Ceramic, 5000V, 10% +Tol, 10% -Tol, X7R, -/+15ppm/Cel TC, 0.000068uF, 2
502H47W151ZQ4T	JOHANSON	获取价格	Ceramic Capacitor, Ceramic, 5000V, 80% +Tol, 20% -Tol, X7R, -/+15ppm/Cel TC, 0.00015uF, 37
502H47W271KQ4H	JOHANSON	获取价格	Ceramic Capacitor, Ceramic, 5000V, 10% +Tol, 10% -Tol, X7R, -/+15ppm/Cel TC, 0.00027uF, 37
502H51N160MQ4H	JOHANSON	获取价格	Ceramic Capacitor, Ceramic, 5000V, 20% +Tol, 20% -Tol, NP0, -/+30ppm/Cel TC, 0.000016uF, 4

与502-DPKLF相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

7
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

13
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

80
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

71

产品中心

服务支持

精选活动

关于我们

帮助中心

502-DPKLF

502-DPKLF 技术参数

502-DPKLF 数据手册

与502-DPKLF相关器件

与502-DPKLF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

502-DPKLF

502-DPKLF 技术参数

502-DPKLF 数据手册

与502-DPKLF相关器件

与502-DPKLF相关文章

您还可以找

您在本页遇到什么问题？