5秒后页面跳转
捷配首页

Datasheet > 37LV36TI/SN
37LV36TI/SN PDF预览

37LV36TI/SN

更新时间： 2024-02-22 12:30:25
品牌 Logo 应用领域
美国微芯 - MICROCHIP 可编程只读存储器OTP只读存储器时钟光电二极管内存集成电路
页数 文件大小 规格书
14页 144K
描述
1134 X 32 OTPROM, PDSO8, 0.150 INCH, PLASTIC, SOIC-8

阅读下载

获取价格

37LV36TI/SN 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SOIC包装说明：0.150 INCH, PLASTIC, SOIC-8
针数：8Reach Compliance Code：unknown
风险等级：5.92最大时钟频率 (fCLK)：10 MHz
I/O 类型：COMMONJESD-30 代码：R-PDSO-G8
JESD-609代码：e0内存密度：36288 bit
内存集成电路类型：OTP ROM内存宽度：32
功能数量：1端子数量：8
字数：1134 words字数代码：1134
工作模式：SYNCHRONOUS最高工作温度：85 °C
最低工作温度：-40 °C组织：1134X32
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP8,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：SERIAL电源：3.3/5 V
认证状态：Not Qualified最大待机电流：0.00005 A
子类别：Other Memory ICs最大压摆率：0.01 mA
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
Base Number Matches：1

37LV36TI/SN 数据手册

 浏览型号37LV36TI/SN的Datasheet PDF文件第3页浏览型号37LV36TI/SN的Datasheet PDF文件第4页浏览型号37LV36TI/SN的Datasheet PDF文件第5页浏览型号37LV36TI/SN的Datasheet PDF文件第7页浏览型号37LV36TI/SN的Datasheet PDF文件第8页浏览型号37LV36TI/SN的Datasheet PDF文件第9页 
37LV36/65/128  
TABLE 11-3: PIN ASSIGNMENTS IN THE PROGRAMMING MODE  
DIP/SOIC  
PLCC Pin  
Name  
DATA  
CLK  
I/O  
I/O  
I
Description  
Pin  
The rising edge of the clock shifts a data word in or out of the  
EPROM one bit at a time.  
1
2
4
2
3
Clock Input. Used to increment the internal address/word  
counter for reading and programming operation.  
6
8
RESET/OE  
I
The rising edge of CLK shifts a data word into the EPROM  
when CE and OE are HIGH; it shifts a data word out of the  
EPROM when CE is LOW and OE is HIGH. The address/  
word counter is incremented on the rising edge of CLK while  
CE is held HIGH and OE is held LOW.  
Note 1: Any modified polarity of the RESET/OE pin is  
ignored in the programming mode.  
4
CE  
I
The rising edge of CLK shifts a data word into the EPROM  
when CE and OE are HIGH; it shifts a data word out of the  
EPROM when CE is LOW and OE is HIGH. The address/  
word counter is incremented on the rising edge of CLK while  
CE is held HIGH and OE is held LOW.  
5
6
10  
14  
VSS  
Ground pin.  
CEO  
O
The polarity of the RESET/OE pin can be read by sensing the  
CEO pin.  
Note 1: The polarity of the RESET/OE pin is ignored while in  
the Programming Mode. In final verification, this pin  
must be monitored to go LOW one clock cycle after  
the last data bit has been read.  
7
8
17  
20  
VPP  
VCC  
Programming Voltage Supply. Programming Mode is entered  
by holding CE and OE HIGH and VPP at VPP1 for two rising  
clock edges and then lowering VPP to VPP2 for one more ris-  
ing clock edge. A word is programmed by strobing the device  
with VPP for the duration TPGM. VPP must be tied to VCC for  
normal read operation.  
+5 V power supply input.  
DS21109F-page 6  
2004 Microchip Technology Inc.  
1...3456789...14

下载PDF

与37LV36TI/SN相关器件

型号 品牌 描述 获取价格 数据表
37LV36-TI/SN MICROCHIP 1134 X 32 OTPROM, PDSO8, 0.150 INCH, PLASTIC, SOIC-8

获取价格
37LV36-TIL MICROCHIP 36K, 64K, and 128K Serial EPROM Family

获取价格
37LV36-TIP MICROCHIP 36K, 64K, and 128K Serial EPROM Family

获取价格
37LV36-TISN MICROCHIP 36K, 64K, and 128K Serial EPROM Family

获取价格
37LV36-TL MICROCHIP 36K, 64K, and 128K Serial EPROM Family

获取价格
37LV36-TP MICROCHIP 36K, 64K, and 128K Serial EPROM Family

获取价格

与37LV36TI/SN相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证