100336QI

更新时间： 2024-02-29 09:39:58

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		移位寄存器计数器触发器逻辑集成电路
页数	文件大小	规格书
14页	152K
描述
Low Power 4-Stage Counter/Shift Register

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

100336QI 技术参数

生命周期：	Active	包装说明：	SOP,
Reach Compliance Code：	compliant	风险等级：	5.57
Is Samacsys：	N	其他特性：	CAN ALSO BE OPERATED AS A COUNTER
计数方向：	BIDIRECTIONAL	系列：	100K
JESD-30 代码：	R-PDSO-G24	长度：	15.4 mm
逻辑集成电路类型：	PARALLEL IN SERIAL OUT	位数：	4
功能数量：	1	端子数量：	24
最高工作温度：	85 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	1.8 ns
座面最大高度：	2.65 mm	表面贴装：	YES
技术：	ECL	温度等级：	OTHER
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	7.5 mm	最小 fmax：	350 MHz
Base Number Matches：	1

100336QI 数据手册

Commercial Version (Continued)

DIP AC Characteristics

V_EE= −4.2V to −5.7V, V_CC= V_CCA= GND

_C= 0°C

Max

_C= +25°C

T_C= +85°C

Symbol

Parameter

Units

MHz

Conditions

Figures 2, 3

Min

Max

Min

Max

f_SHIFT

t_PLH

t_PHL

t_PLH

t_PHL

t_PLH

t_PHL

t_PLH

t_PHL

t_PLH

t_PHL

Shift Frequency

300

Propagation Delay

CP to Q_n, Q_n

Propagation Delay

CP to TC (Shift)

Propagation Delay

CP to TC (Count)

Propagation Delay

MR to Q_n, Q_n

Propagation Delay

MR to TC (Count)

Propagation Delay

MR to TC (Shift)

Propagation Delay

D₀/CET to TC

Propagation Delay

S_nto TC

Figures 1, 3

(Note 5)

1.00

2.00

3.50

4.40

2.50

5.10

4.00

3.10

4.10

1.20

1.00

2.10

2.40

1.40

2.90

2.40

1.80

1.90

0.35

2.00

3.50

4.40

2.50

5.20

4.00

3.10

4.10

1.20

1.00

2.10

2.60

1.50

3.10

2.50

1.90

2.10

0.35

2.00

3.70

4.70

2.60

5.50

4.10

3.30

4.40

1.20

Figures 1, 7, 8

(Note 5)

2.10

2.40

1.40

2.80

2.40

1.80

1.90

0.35

Figures 1, 9

(Note 5)

Figures 1, 4

(Note 5)

Figures 1, 12

(Note 5)

Figures 1, 10, 11

(Note 5)

t_PLH

t_PHL

t_PLH

t_PHL

t_TLH

t_THL

t_S

Figures 1, 5

(Note 5)

Transition Time

20% to 80%, 80% to 20%

Setup Time

D₃

Figures 1, 3

1.00

1.50

1.30

1.40

3.40

2.60

1.00

1.50

1.30

1.40

3.40

2.60

1.00

1.50

1.30

1.40

3.40

2.60

P_n

D₀/CET

Figures 6, 4

CEP

S_n

MR (Release Time)

Hold Time

t_H

D₃

0.40

0.30

0.20

0.10

0.40

0.30

0.20

0.10

0.40

0.30

0.20

0.10

P_n

Figure 6

D₀/CET

CEP

S_n

t_PW(H)

Pulse Width HIGH

CP, MR

2.00

Figures 3, 4

Note 5: The propagation delay specified is for single output switching. Delays may vary up to 250 ps with multiple outputs switching.

www.fairchildsemi.com

1 2 3 456 7 8...14

下载PDF

与100336QI相关器件

型号	品牌	描述	获取价格	数据表
100336QIX	FAIRCHILD	Counter/Shift Register	获取价格
100336SC	FAIRCHILD	Low Power 4-Stage Counter/Shift Register	获取价格
100336SC	TI	100K SERIES, SYN POSITIVE EDGE TRIGGERED BIDIRECTIONAL BINARY COUNTER, PDSO24, 0.300 INCH,	获取价格
100336SCX	FAIRCHILD	Counter/Shift Register	获取价格
100336W-QMLV	ETC	Counter/Shift Register	获取价格
10033804-001LF	AMPHENOL	Telecom and Datacom Connector, Female, Right Angle, Solder Terminal, Receptacle, LEAD FREE	获取价格