5秒后页面跳转
捷配首页

Datasheet > TAC5142
TAC5142 PDF预览

TAC5142

更新时间： 2024-04-09 19:03:06
品牌 Logo 应用领域
德州仪器 - TI /
页数 文件大小 规格书
40页 4593K
描述
Hardware-control stereo audio codec with 100-dB dynamic range ADC, 106-dB dynamic range DAC

阅读下载

中文翻译

获取价格

TAC5142 数据手册

 浏览型号TAC5142的Datasheet PDF文件第7页浏览型号TAC5142的Datasheet PDF文件第8页浏览型号TAC5142的Datasheet PDF文件第9页浏览型号TAC5142的Datasheet PDF文件第11页浏览型号TAC5142的Datasheet PDF文件第12页浏览型号TAC5142的Datasheet PDF文件第13页 
TAC5142  
ZHCSPM6 – DECEMBER 2023  
www.ti.com.cn  
TA = 25°C、AVDD = 3.3V、IOVDD = 3.3V、fIN = 1kHz 正弦信号、fS = 48kHz、32 位音频数据、BCLK = 256  
[char_not_recognized] fS、TDM 目标模式且 PLL 开启（除非另有说明）  
参数  
测试条件  
最小值  
标称值  
最大值  
单位  
0.65 x  
IOVDD  
IOVDD +  
0.3  
所有数字引脚，IOVDD 1.8V 工作电压  
高电平数字输入逻辑电  
压阈值  
VIH  
V
IOVDD +  
0.3  
所有数字引脚，IOVDD 3.3V 工作电压  
2
所有数字引脚，IOL = –2mA，IOVDD 1.8V 工作电  
0.45  
0.4  
压
VOL  
低电平数字输出电压  
高电平数字输出电压  
V
所有数字引脚，IOL = –2mA，IOVDD 3.3V 工作电  
压
所有数字引脚，IOH = 2mA，IOVDD 1.8V 工作电  
IOVDD –  
0.45  
压
VOH  
V
所有数字引脚，IOH = 2mA，IOVDD 3.3V 工作电  
压
2.4  
-5  
数字输入的输入逻辑低  
电平泄漏电流  
IIL  
所有数字引脚，输入 = 0V  
0.1  
5
5
µA  
数字输入的输入逻辑高  
电平泄漏电流  
IIH  
所有数字引脚；输入 = IOVDD  
-5  
0.1  
5
µA  
pF  
kΩ  
CIN  
RPD  
数字输入的输入电容  
所有数字引脚  
置位时数字 I/O 引脚的  
下拉电阻  
20  
典型电源电流消耗  
IAVDD  
IIOVDD  
IAVDD  
待定  
1
睡眠模式（软件关断模  
式）下的电流消耗  
所有器件外部时钟停止  
µA  
ADC 2 通道在 fS  
48kHz、MICBIAS 开  
启、PLL 关闭、BCLK =  
512 * fS 下运行时的电流  
消耗  
待定  
mA  
IIOVDD  
0.1  
IAVDD  
IIOVDD  
IAVDD  
IIOVDD  
DAC 至 HP 2 通道在 fS  
16kHz、BCLK = 512 *  
fS 下运行时的电流消耗  
待定  
0.2  
mA  
mA  
DAC 至 HP 2 通道在 fS  
48kHz、BCLK = 512 *  
fS 下运行时的电流消耗  
待定  
待定  
(1) 在 1kHz 满量程正弦波输入时的输出电平与交流信号输入对地短路时的输出电平之比，使用音频分析仪在 20Hz 至 20kHz 的带宽范围内  
测量并进行 A 加权。  
(2) 所有性能测量均使用 20kHz 低通滤波器以及 A 加权滤波器（如注明）完成。如果不使用此类滤波器，会导致比“电气特性”中所示更高的  
THD 以及更低的 SNR 与动态范围读数。低通滤波器可消除带外噪声，尽管这种噪声不可闻，但会影响动态规格值。  
6.6 时序要求：TDM、I2S 或 LJ 接口  
TA = 25°C、IOVDD = 3.3V 或 1.8V 且所有输出端均具有 20pF 负载（除非另有说明）；时序图详见  
最小值  
标称值  
最大值  
单位  
ns  
t(BCLK)  
BCLK 周期  
40  
18  
18  
8
tH(BCLK)  
tL(BCLK)  
tSU(FSYNC)  
tHLD(FSYNC)  
tr(BCLK)  
BCLK 高电平脉冲持续时间(1)  
BCLK 低电平脉冲持续时间 (1)  
FSYNC 设置时间  
ns  
ns  
ns  
FSYNC 保持时间  
8
ns  
BCLK 上升时间  
10% 至 90% 上升时间  
90% 至 10% 下降时间  
10  
10  
ns  
tf(BCLK)  
BCLK 下降时间  
ns  
(1) 如果 SDOUT 数据线锁存在与器件用于传输 SDOUT 数据的边沿相反的 BCLK 边沿极性上，则 BCLK 最短高电平或低电平脉冲持续时间  
必须大于 25ns（以满足时序规格）。  
Copyright © 2024 Texas Instruments Incorporated  
10  
提交文档反馈  
Product Folder Links: TAC5142  
English Data Sheet: SLASF28  
 
 
 
 
1...78910111213...40

中文翻译

下载PDF

与TAC5142相关器件

型号 品牌 获取价格 描述 数据表
TAC5211 TI

获取价格

 		具有 118dB 动态范围 ADC 和 119dB 动态范围 DAC 的低功耗单声道音频编
TAC5212 TI

获取价格

 		具有 118dB 动态范围 ADC 和 119dB 动态范围 DAC 的高性能立体声音频编
TAC5212-Q1 TI

获取价格

 		具有动态范围 115dB ADC 和 120dB DAC 的汽车级低功耗、立体声音频编解码
TAC5242 TI

获取价格

 		具有 118dB 动态范围 ADC 和 120dB 动态范围 DAC 的硬件控制立体声音频
TAC5311-Q1 TI

获取价格

 		具有动态范围 102dB ADC、106dB DAC、高压输入和诊断功能的汽车单声道音频编
TAC5312-Q1 TI

获取价格

 		具有动态范围 102dB ADC、106dB DAC、高压输入和诊断功能的汽车立体声音频编
TAC5411-Q1 TI

获取价格

 		具有动态范围 110dB ADC、120dB DAC、高压输入和诊断功能的汽车单声道音频编
TAC5412-Q1 TI

获取价格

 		Automotive stereo audio codec with 110-dB dynamic range ADC, 120-dB DAC, HV-input and diag
TAC564K025P01-F CDE

获取价格

 		Molded, Axial Lead, Solid Tantalum Capacitors
TAC564K035P02-F CDE

获取价格

 		Molded, Axial Lead, Solid Tantalum Capacitors

与TAC5142相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证