STA321MPL1
Contents
5.2.70 Coefficient write control register (0x4C) . . . . . . . . . . . . . . . . . . . . . . . . . 51
Reading a coefficient from RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Reading a set of coefficients from RAM . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Writing a single coefficient to RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Writing a set of coefficients to RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.3
5.4
5.5
5.6
6
Configuration registers (0x77; 0x78; 0x79) . . . . . . . . . . . . . . . . . . . . . . 54
6.1
6.2
Post-scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Variable max power correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.2.1
MPCC1-2 (0x4D, 0x4E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.3
6.4
Variable distortion compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.3.1
DCC1-2 (0x4F, 0x50) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
PSCorrect registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
6.4.1
6.4.2
PSC1-2: ripple correction value (RCV) (0x51, 0x52) . . . . . . . . . . . . . . . 59
PSC3: correction normalization value (CNV) (0x53) . . . . . . . . . . . . . . . 59
6.5
PDM and recombination IP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
6.5.1
6.5.2
6.5.3
6.5.4
6.5.5
6.5.6
6.5.7
6.5.8
6.5.9
Mike recombination RAM BIST (0x5C) . . . . . . . . . . . . . . . . . . . . . . . . . 60
Recombination control register 1 (0x5D) . . . . . . . . . . . . . . . . . . . . . . . . 60
PDM control register (0x5E) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Recombination control register 2, 3, and 4 (0x5F; 0x60; 0x61) . . . . . . . 61
Recombination control register 5, 6, and 7 (0x62; 0x63; 0x64) . . . . . . . 63
Recombination control register 8, 9, and 10 (0x65; 0x66; 0x67) . . . . . . 65
Recombination control register 11, 12, and 13 (0x68; 0x69; 0x6A) . . . . 66
Zero-mute threshold/hysteresis and RMS zero-mute selectors (0x6F) . 67
RMS post-processing selectors and Fs autodetection (0x70) . . . . . . . . 69
6.5.10 Clock manager configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
6.5.11 RMS level registers (0x7A, 0x7B, 0x7C, 0x7D) . . . . . . . . . . . . . . . . . . . 72
7
8
Startup/shutdown pop noise removal . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.1
7.2
7.3
DPT: PWM and tristate delay (0x80) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Configuration register (0x81) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
User-defined delay time (0x82) and (0x83) . . . . . . . . . . . . . . . . . . . . . . . 76
Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
8.1
TQFP64 (10 mm x 10 mm) package information . . . . . . . . . . . . . . . . . . . 78
DocID029389 Rev 1
5/80
80