是否Rohs认证: | 不符合 | 生命周期: | Transferred |
包装说明: | DIP, DIP14,.3 | Reach Compliance Code: | unknown |
风险等级: | 5.86 | JESD-30 代码: | R-PDIP-T14 |
JESD-609代码: | e0 | 逻辑集成电路类型: | NAND GATE |
最大I(ol): | 0.02 A | 端子数量: | 14 |
最高工作温度: | 70 °C | 最低工作温度: | |
封装主体材料: | PLASTIC/EPOXY | 封装代码: | DIP |
封装等效代码: | DIP14,.3 | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 电源: | 5 V |
最大电源电流(ICC): | 42 mA | Prop。Delay @ Nom-Sup: | 7.5 ns |
施密特触发器: | NO | 子类别: | Gates |
标称供电电压 (Vsup): | 5 V | 表面贴装: | NO |
技术: | TTL | 温度等级: | COMMERCIAL |
端子面层: | Tin/Lead (Sn/Pb) | 端子形式: | THROUGH-HOLE |
端子节距: | 2.54 mm | 端子位置: | DUAL |
Base Number Matches: | 1 |
型号 | 品牌 | 描述 | 获取价格 | 数据表 |
N74S112B | PHILIPS | J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDIP16 |
获取价格 |
|
N74S112D | YAGEO | J-K Flip-Flop, S Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, TTL |
获取价格 |
|
N74S112D | PHILIPS | J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDSO16 |
获取价格 |
|
N74S112D-T | ETC | J-K-Type Flip-Flop |
获取价格 |
|
N74S112F | PHILIPS | J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP16 |
获取价格 |
|
N74S112FB | PHILIPS | J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP16 |
获取价格 |