Datasheet > MT57W512H36BF-7.5

MT57W512H36BF-7.5

更新时间： 2024-02-06 16:12:05

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		双倍数据速率静态存储器内存集成电路
页数	文件大小	规格书
27页	400K
描述
DDR SRAM, 512KX36, 0.5ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MT57W512H36BF-7.5 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	TBGA,	针数：	165
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.64
最长访问时间：	0.5 ns	其他特性：	PIPELINED ARCHITECTURE
JESD-30 代码：	R-PBGA-B165	JESD-609代码：	e0
长度：	15 mm	内存密度：	18874368 bit
内存集成电路类型：	DDR SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	165	字数：	524288 words
字数代码：	512000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	512KX36	封装主体材料：	PLASTIC/EPOXY
封装代码：	TBGA	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	220	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	TIN LEAD
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	13 mm	Base Number Matches：	1

MT57W512H36BF-7.5 数据手册

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第2页

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第3页

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第4页

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第5页

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第6页

浏览型号MT57W512H36BF-7.5的Datasheet PDF文件第7页

2 MEG X 8, 1 MEG X 18, 512K X 36

1.8V VDD, HSTL, DDRIIb2 SRAM

MT57W2MH8B

MT57W1MH18B

MT57W512H36B

18Mb DDRII CIO SRAM

2-Word Burst

Features

•

DLL circuitry for accurate output data placement

Pipelined, double-data rate operation

Common data input/output bus

Figure 1: 165-Ball FBGA

Fast clock to valid data times

Full data coherency, providing most current data

Two-tick burst counter for low DDR transaction size

Two input clocks (K and K#) for precise DDR timing at

clock rising edges only

•

Two output clocks (C and C#) for precise flight time

and clock skew matching—clock and data delivered

together to receiving device

•

Optional-use echo clocks (CQ and CQ#) for flexible

receive data synchronization

•

Permits up to one new data request per clock cycle

Simple control logic for easy depth expansion

Internally self-timed, registered writes

Core VDD = 1.8V (±±.1V); I/O VDDQ = 1.5V to VDD

(±±.1V) HSTL

Table 1:

Valid Part Numbers

•

Clock-stop capability withꢀµsꢀrestart

13mm x 15mm, 1mm pitch, 11 x 15 grid FBGA package

User-programmable impedance output

JTAG boundary scan

PART NUMBER

DESCRIPTION

MT57W2MH8BF-xx

MT57W1MH18BF-xx

MT57W512H36BF-xx

2 Meg x 8, DDRIIb2 FBGA

1 Meg x 18, DDRIIb2 FBGA

512K x 36, DDRIIb2 FBGA

Options

Marking¹

General Description

The Micron^®DDRII synchronous, pipelined burst

SRAM employs high-speed, low-power CMOS designs

using an advanced 6T CMOS process.

•

Clock Cycle Timing

-3

-3.3

-4

3ns (333 MHz)

3.3ns (3±± MHz)

4ns (25± MHz)

The DDR SRAM integrates an SRAM core with

advanced synchronous peripheral circuitry and a burst

counter. All synchronous inputs pass through registers

controlled by an input clock pair (K and K#) and are

latched on the rising edge of K and K#. The synchro-

nous inputs include all addresses, all data inputs,

active LOW load (LD#), read/write (R/W#), and active

LOW byte writes or nibble writes (BWx# or NWx#).

Write data is registered on the rising edges of both K

and K#. Read data is driven on the rising edge of C and

C# if provided, or on the rising edge of K and K# if C

and C# are not provided.

5ns (2±± MHz)

6ns (167 MHz)

7.5ns (133 MHz)

Configurations

2 Meg x 8

1 Meg x 18

512K x 36

Package

-5

-6

-7.5

•

MT57W2MH8B

MT57W1MH18B

MT57W512H36B

•

165-ball, 13mm x 15mm FBGA

Operating Temperature Range

Commercial (±°C ? T_A? +7±°C)

None

NOTE:

Asynchronous inputs include impedance match

(ZQ). Synchronous data outputs (Q, sharing the same

physical balls as the data inputs D) are tightly matched

1. A Part Marking Guide for the FBGA devices can be found on

Micron’s Web site—http://www.micron.com/numberguide.

18Mb: 1.8V VDD, HSTL, DDRIIb2 SRAM

MT57W1MH18B_H.fm – Rev. H, Pub. 3/03

12 3 4 5 6 7...27

中文翻译

下载PDF

与MT57W512H36BF-7.5相关器件

型号	品牌	获取价格	描述	数据表
MT57W512H36CF-3	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36CF-3.3	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36CF-4	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36CF-5	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36CF-6	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.5ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36CF-7.5	CYPRESS	获取价格	DDR SRAM, 512KX36, 0.5ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36JF-4	ROCHESTER	获取价格	512KX36 DDR SRAM, 0.45ns, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36JF-5	ROCHESTER	获取价格	512KX36 DDR SRAM, 0.45ns, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36JF-6	ROCHESTER	获取价格	512KX36 DDR SRAM, 0.5ns, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165
MT57W512H36JF-7.5	ROCHESTER	获取价格	512KX36 DDR SRAM, 0.5ns, PBGA165, 13 X 15 MM, 1 MM PITCH, FBGA-165

与MT57W512H36BF-7.5相关文章

解读BAV99LT1数据手册：产品特性、电气参数及替换型号推荐
2024-06-18

1
资料解析：P82B96TD引脚图说明、电气参数
2024-06-18

1
ATA6621N数据手册解读：产品特性、引脚图信息、电气参数
2024-06-18

4
一文AO3400引脚图、参数、产品特性
2024-06-18

2

产品中心

服务支持

精选活动

关于我们

帮助中心

MT57W512H36BF-7.5

MT57W512H36BF-7.5 技术参数

MT57W512H36BF-7.5 数据手册

与MT57W512H36BF-7.5相关器件

与MT57W512H36BF-7.5相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MT57W512H36BF-7.5

MT57W512H36BF-7.5 技术参数

MT57W512H36BF-7.5 数据手册

与MT57W512H36BF-7.5相关器件

与MT57W512H36BF-7.5相关文章

您还可以找

您在本页遇到什么问题？