MAX3693ECJ-T

更新时间： 2024-02-27 20:57:47

品牌	Logo	应用领域
美信 - MAXIM		时钟
页数	文件大小	规格书
8页	110K
描述
Serial to Parallel/Parallel to Serial Converter, 1-Func, Bipolar, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, TQFP-32

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

MAX3693ECJ-T 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	7 X 7 MM, 1.40 MM HEIGHT, MS-026, TQFP-32
针数：	32	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.87
应用程序：	ATM;SDH;SONET	JESD-30 代码：	S-PQFP-G32
JESD-609代码：	e0	长度：	7 mm
湿度敏感等级：	1	功能数量：	1
端子数量：	32	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
峰值回流温度（摄氏度）：	245	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
子类别：	ATM/SONET/SDH ICs	最大压摆率：	0.1 mA
标称供电电压：	3.3 V	表面贴装：	YES
技术：	BIPOLAR	电信集成电路类型：	ATM/SONET/SDH SERIAL TO PARALLEL/PARALLEL TO SERIAL CONVERTER
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7 mm	Base Number Matches：	1

+3.3V, 622Mbps, SDH/SONET 4:1 Serializer

with Clock Synthesis and LVDS Inputs

PCLKO

SKEW

PCLKI

PD_

MAX693

VALID PARALLEL DATA*

NOTE: SIGNALS SHOWN ARE DIFFERENTIAL. FOR EXAMPLE, PCLKO = (PCLKO+) - (PCLKO-).

*PD3 = D3; PD2 = D2; PD1 = D1; PD0 = D0.

Figure 2. Timing Diagram

nation between the inverting and noninverting outputs.

Do not terminate these outputs to ground.

Low-Voltage Differential-Signal (LVDS)

Inputs and Outputs

The MAX3693 features LVDS inputs and outputs for

interfacing with high-speed digital circuitry. The LVDS

standard is based on the IEEE 1596.3 LVDS specifi-

cation. This technology uses 250mV to 400mV differ-

ential low-voltage swings to achieve fast transition

times, minimized power dissipation, and noise immu-

nity.

The parallel data and parallel clock LVDS inputs (PD_+,

PD_-, PCLKI+, PCLKI-, RCLK+, RCLK-) are internally

terminated with 100Ω differential input resistance, and

therefore do not require external termination.

PECL Outputs

The serial-data PECL outputs (SD+, SD-) require 50Ω

DC termination to (V

- 2V) (see the Alternative PECL-

For proper operation, the parallel-clock LVDS outputs

(PCLKO+, PCLKO-) require 100Ω differential DC termi-

Output Termination section).

_______________________________________________________________________________________

1...3 4 567 8

下载PDF

型号	品牌	描述	获取价格	数据表
MAX3693EVKIT	MAXIM	Low-Power.Quad.10-Bit Voltage-Output DAC with Serial Interface[MAX5250/MAX5250ACAP/MAX5250	获取价格
MAX369C/D	MAXIM	Fault-Protected Analog Multiplexer with Latch	获取价格
MAX369CJN	MAXIM	Fault-Protected Analog Multiplexer with Latch	获取价格
MAX369CPN	MAXIM	Fault-Protected Analog Multiplexer with Latch	获取价格
MAX369CWN	MAXIM	Fault-Protected Analog Multiplexer with Latch	获取价格
MAX369EJN	MAXIM	Fault-Protected Analog Multiplexer with Latch	获取价格