5秒后页面跳转
捷配首页

Datasheet > L7C108DMB15
L7C108DMB15 PDF预览

L7C108DMB15

更新时间： 2024-09-30 12:18:27
品牌 Logo 应用领域
逻辑 - LOGIC 内存集成电路静态存储器
页数 文件大小 规格书
15页 724K
描述
128K x 8 Static RAM

阅读下载

中文翻译

获取价格

L7C108DMB15 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：DIP包装说明：DIP,
针数：32Reach Compliance Code：unknown
ECCN代码：3A001.A.2.CHTS代码：8542.32.00.41
风险等级：5.36最长访问时间：15 ns
其他特性：AUTOMATIC POWER DOWN; BATTERY BACKUPJESD-30 代码：R-CDIP-T32
长度：40.64 mm内存密度：1048576 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端子数量：32字数：131072 words
字数代码：128000工作模式：ASYNCHRONOUS
最高工作温度：125 °C最低工作温度：-55 °C
组织：128KX8封装主体材料：CERAMIC, METAL-SEALED COFIRED
封装代码：DIP封装形状：RECTANGULAR
封装形式：IN-LINE并行/串行：PARALLEL
认证状态：Not Qualified座面最大高度：4.953 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL宽度：10.16 mm
Base Number Matches：1

L7C108DMB15 数据手册

 浏览型号L7C108DMB15的Datasheet PDF文件第2页浏览型号L7C108DMB15的Datasheet PDF文件第3页浏览型号L7C108DMB15的Datasheet PDF文件第4页浏览型号L7C108DMB15的Datasheet PDF文件第5页浏览型号L7C108DMB15的Datasheet PDF文件第6页浏览型号L7C108DMB15的Datasheet PDF文件第7页 
L7C108  
L7C109  
128K x 8 Static RAM  
Pin Configuration  
FEATURES  
128K x 8 Static RAM with Chip  
32-pin Ceramic DIP  
32-pin Ceramic SOJ  
Select Powerdown, Output Enable  
and Single or Dual Chip Selects  
32-pin Quad CLCC  
32-pin Ceramic LCC  
High Speed — to 15 ns maximum  
Operational Power, -L Version  
Active: 140 mA at 15 ns  
Standby: 1 mA max  
1
2
3
4
5
6
7
8
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
NC  
V
A
CE  
CC  
15  
1
2
3
4
5
6
7
8
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
NC  
V
A
CE  
WE  
CC  
15  
A
A
A
16  
14  
12  
A16  
A14  
A12  
4
3
2
1
32 31 30  
29  
2
2
WE  
5
6
7
8
9
A7  
A6  
A5  
A4  
A3  
WE  
A13  
A8  
A
A
A
A
A
A
A
A
7
6
5
4
3
2
1
0
1
2
3
A
A
A
A
OE  
A10  
CE  
DQ  
DQ  
DQ  
DQ  
DQ  
13  
8
A
A
A
A
A
A
A
A
7
6
5
4
3
2
1
0
1
2
3
A
A
A
A
13  
Data Retention at 2 V for Battery  
Backup Operation  
28  
27  
26  
25  
24  
23  
22  
21  
8
9
9
A9  
11  
Top  
View  
11  
Screened to MIL-STD-883, Class B  
or to SMD 5962-89598  
A11  
OE  
A10  
CE1  
DQ8  
9
9
OE  
A10  
A2 10  
A1 11  
A0 12  
10  
11  
12  
13  
14  
15  
16  
10  
11  
12  
13  
14  
15  
16  
Package Styles Available:  
CE  
DQ  
DQ  
DQ  
DQ  
DQ  
8
7
6
5
4
8
7
6
5
4
ꢀ
ꢀ
ꢀ
ꢀ
xꢀꢁꢂꢃSLQꢀ&HUDPLFꢀꢄꢅꢅPLOꢀ',3ꢆꢇ'ꢈꢂꢉ  
xꢀꢁꢂꢃSLQꢀ&HUDPLFꢀ/&&ꢆꢇ.ꢈꢈꢉ  
xꢀꢁꢂꢃSLQꢀ&HUDPLFꢀ62-ꢆꢇ<ꢈꢉ  
DQ1 13  
DQ  
DQ  
DQ  
DQ  
DQ  
DQ  
14 15 16 17 18 19 20  
VSS  
VSS  
xꢀꢁꢂꢃSLQꢀ4XDGꢀ&HUDPLFꢀ/&&ꢆꢇ.$ꢈꢉ  
OVERVIEW  
The L7C108 and L7C109 are high-perfor-  
mance, low-power CMOS static RAMs.  
The storage circuitry is organized as  
131,072 words by 8 bits per word. The  
8 Data In and Data Out signals share I/O  
pins. The L7C108 has a single active-  
low Chip Enable. The L7C109 has two  
&KLSꢀ (QDEOHVꢀ ꢆRQHꢀ DFWLYHꢃORZꢉꢊꢀ ꢀ 7KHVHꢀ  
devices are available in three speeds  
with maximum access times from 15 ns  
to 45 ns.  
Chip Enables and a three-state I/O bus  
with a separate Output Enable control  
simplify the connection of several chips  
for increased storage capacity.  
may be used to terminate the write oper-  
ation. Data In and Data Out signals have  
the same polarity.  
Latchup and static discharge protection  
are provided on-chip. The L7C108 and  
L7C109 can withstand an injection cur-  
rent of up to 200 mA on any pin without  
damage.  
Memory locations are specified on  
address pins A0 through A16. For the  
L7C108, reading from a designated  
location is accomplished by present-  
ing an address and driving CE1 and OE  
LOW while WE remains HIGH. For the  
L7C109, CE1 and OE must be LOW  
while CE2 and WE are HIGH.The data in  
the addressed memory location will then  
appear on the Data Out pins within one  
access time. The output pins stay in a  
high-impedance state when CE1 or OE is  
HIGH, or CE2ꢀꢆ/ꢌ&ꢈꢅꢍꢉꢀRUꢀ:(ꢀLVꢀ/2:ꢊ  
Writing to an addressed location is  
accomplished when the active-low CE1  
and WE inputs are both LOW, and CE2  
ꢆ/ꢌ&ꢈꢅꢍꢉꢀLVꢀ+,*+ꢊꢀꢀ$Q\ꢀRIꢀWKHVHꢀVLJQDOVꢀ  
Inputs and outputs are TTL compatible.  
Operation is from a single +5 V power  
supply. Power consumption is 140 mA  
ꢆꢃ/ꢀ 9HUVLRQꢉꢀ DWꢀ ꢈꢋꢀ QVꢊꢀ ꢀ 'DWDꢀ PD\ꢀ EHꢀ  
retained in inactive storage with a supply  
voltage as low as 2 V.  
The L7C108 and L7C109 provide asyn-  
FKURQRXVꢀ ꢆXQFORFNHGꢉꢀ RSHUDWLRQꢀ ZLWKꢀ  
matching access and cycle times. The  
1M Static RAMs  
LOGIC Devices Incorporated  
www.logicdevices.com  
1
Feb 17, 2012 LDS-L7C108/9-G  
1234567...15

中文翻译

下载PDF

与L7C108DMB15相关器件

型号 品牌 获取价格 描述 数据表
L7C108DMB15L LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB17 ETC

获取价格

 		x8 SRAM
L7C108DMB17L LOGIC

获取价格

 		Standard SRAM, 128KX8, 17ns, CMOS, CDIP32, 0.400 INCH, HERMETIC SEALED, SIDE BRAZED, DIP-3
L7C108DMB20 LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB20L LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB25 LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB25L LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB35 LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB35L LOGIC

获取价格

 		128K x 8 Static RAM
L7C108DMB45 LOGIC

获取价格

 		128K x 8 Static RAM

与L7C108DMB15相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证