5秒后页面跳转
IDT72V821L20TF PDF预览

IDT72V821L20TF

更新时间: 2024-02-08 16:27:52
品牌 Logo 应用领域
艾迪悌 - IDT 先进先出芯片
页数 文件大小 规格书
16页 152K
描述
3.3 VOLT DUAL CMOS SyncFIFO⑩

IDT72V821L20TF 技术参数

是否无铅: 不含铅是否Rohs认证: 符合
生命周期:Obsolete零件包装代码:QFP
包装说明:GREEN, PLASTIC, STQFP-64针数:64
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.32.00.71风险等级:5.79
最长访问时间:12 ns最大时钟频率 (fCLK):50 MHz
周期时间:20 nsJESD-30 代码:S-PQFP-G64
JESD-609代码:e3长度:10 mm
内存密度:9216 bit内存集成电路类型:BI-DIRECTIONAL FIFO
内存宽度:9湿度敏感等级:3
功能数量:1端子数量:64
字数:1024 words字数代码:1000
工作模式:SYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:1KX9
可输出:YES封装主体材料:PLASTIC/EPOXY
封装代码:LFQFP封装等效代码:QFP64,.47SQ,20
封装形状:SQUARE封装形式:FLATPACK, LOW PROFILE, FINE PITCH
并行/串行:PARALLEL峰值回流温度(摄氏度):260
电源:3.3 V认证状态:Not Qualified
座面最大高度:1.6 mm最大待机电流:0.01 A
子类别:FIFOs最大压摆率:0.04 mA
最大供电电压 (Vsup):3.6 V最小供电电压 (Vsup):3 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子面层:Matte Tin (Sn) - annealed端子形式:GULL WING
端子节距:0.5 mm端子位置:QUAD
处于峰值回流温度下的最长时间:30宽度:10 mm
Base Number Matches:1

IDT72V821L20TF 数据手册

 浏览型号IDT72V821L20TF的Datasheet PDF文件第7页浏览型号IDT72V821L20TF的Datasheet PDF文件第8页浏览型号IDT72V821L20TF的Datasheet PDF文件第9页浏览型号IDT72V821L20TF的Datasheet PDF文件第11页浏览型号IDT72V821L20TF的Datasheet PDF文件第12页浏览型号IDT72V821L20TF的Datasheet PDF文件第13页 
IDT72V801/72V811/72V821/72V831/72V841/72V851  
COMMERCIALANDINDUSTRIALTEMPERATURERANGE  
tCLK  
tCLKH  
tCLKL  
RCLKA (RCLKB)  
tENH  
tENS  
RENA1, RENA2  
(RENB1, RENB2)  
NO OPERATION  
t
REF  
t
REF  
EFA (EFB)  
tA  
QA  
0
0
- QA  
8
VALID DATA  
(QB  
- QB8)  
tOLZ  
tOHZ  
tOE  
OEA (OEB)  
(1)  
SKEW1  
t
WCLKA, WCLKB  
WENA1 (WENB1)  
WENA2 (WENB2)  
4093 drw 08  
NOTE:  
1. tSKEW1 is the minimum time between a rising WCLKA (WCLKB) edge and a rising RCLKA (RCLKB) edge for EFA (EFB) to change during the current clock cycle. If the time  
between the rising edge of RCLKA (RCLKB) and the rising edge of WCLKA (WCLKB) is less than tSKEW1, then EFA (EFB) may not change state until the next RCLKA (RCLKB)  
edge.  
Figure 6. Read Cycle Timing  
WCLKA  
(WCLKB)  
tDS  
DA  
0
- DA  
8
D1  
D2  
D3  
(DB  
0
- DB8)  
tENS  
D0 (First Valid  
WENA1  
(WENB1)  
tENS  
WENA2 (WENB2)  
(If Applicable)  
(1)  
tFRL  
tSKEW1  
RCLKA  
(RCLKB)  
t
REF  
EFA (EFB)  
tENS  
RENA1, RENA2  
(RENB1, RENB2)  
tA  
tA  
QA  
0
- QA  
8
D0  
D1  
(QB  
0
- QB8)  
tOLZ  
tOE  
OEA (OEB)  
4093 drw 09  
NOTE:  
1. When tSKEW1 minimum specification, tFRL = tCLK + tSKEW1  
When tSKEW1 < minimum specification, tFRL = 2tCLK + tSKEW1 or tCLK + tSKEW1  
The Latency Timings apply only at the Empty Boundary (EFA, EFB = LOW).  
Figure 7. First Data Word Latency Timing  
10  

与IDT72V821L20TF相关器件

型号 品牌 获取价格 描述 数据表
IDT72V821L20TF9 IDT

获取价格

FIFO, 1KX9, 12ns, Synchronous, CMOS, PQFP64, PLASTIC, SLIM, TQFP-64
IDT72V821L20TFG IDT

获取价格

Bi-Directional FIFO, 1KX9, 12ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, STQFP-64
IDT72V825 IDT

获取价格

3.3 VOLT CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18
IDT72V825L10PF IDT

获取价格

3.3 VOLT CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18
IDT72V825L10PF8 IDT

获取价格

FIFO, 1KX18, 6.5ns, Synchronous, CMOS, PQFP128, TQFP-128
IDT72V825L10PF9 IDT

获取价格

FIFO, 1KX18, 6.5ns, Synchronous, CMOS, PQFP128, TQFP-128
IDT72V825L10PFI IDT

获取价格

3.3 VOLT CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18
IDT72V825L15PF IDT

获取价格

3.3 VOLT CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18
IDT72V825L15PF8 IDT

获取价格

FIFO, 1KX18, 10ns, Synchronous, CMOS, PQFP128, TQFP-128
IDT72V825L15PF9 IDT

获取价格

FIFO, 1KX18, 10ns, Synchronous, CMOS, PQFP128, TQFP-128