Datasheet > IDT72T20108L5BBI

IDT72T20108L5BBI

更新时间： 2024-02-24 08:58:41

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片双倍数据速率
页数	文件大小	规格书
51页	478K
描述
2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72T20108L5BBI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	17 X 17 MM, 1 MM PITCH, PLASTIC, BGA-208
针数：	208	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.71
风险等级：	5.92	最长访问时间：	3.6 ns
其他特性：	ALTERNATIVE MEMORY WIDTH 10	备用内存宽度：	10
最大时钟频率 (fCLK)：	200 MHz	周期时间：	5 ns
JESD-30 代码：	S-PBGA-B208	JESD-609代码：	e0
长度：	17 mm	内存密度：	1310720 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	20
湿度敏感等级：	3	功能数量：	1
端子数量：	208	字数：	65536 words
字数代码：	64000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	64KX20	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA208,16X16,40	封装形状：	SQUARE
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	1.5/2.5,2.5 V
认证状态：	Not Qualified	座面最大高度：	1.97 mm
最大待机电流：	0.05 A	子类别：	FIFOs
最大压摆率：	0.06 mA	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn63Pb37)
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	30
宽度：	17 mm	Base Number Matches：	1

IDT72T20108L5BBI 数据手册

2.5VOLTHIGH-SPEEDTeraSync™DDR/SDRFIFO20-BIT/10-BITCONFIGURATION

32,768 x 20/65,536 x 10, 65,536 x 20/131,072 x 10

131,072 x 20/262,144 x 10, 262,144 x 20/524,288 x 10

IDT72T2098, IDT72T20108

IDT72T20118, IDT72T20128

• Programmable Almost-Empty and Almost-Full flags, each flag

can default to one of four preselected offsets

• Dedicated serial clock input for serial programming of flag offsets

• User selectable input and output port bus sizing

-x20 in to x20 out

-x20 in to x10 out

-x10 in to x20 out

-x10 in to x10 out

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

FEATURES:

• Choose among the following memory organizations:

IDT72T2098

IDT72T20108

IDT72T20118

IDT72T20128



32,768 x 20/65,536 x 10

65,536 x 20/131,072 x 10

131,072 x 20/262,144 x 10

262,144 x 20/524,288 x 10

• Up to 250MHz Operation of Clocks

-4ns read/write cycle time, 3.2ns access time

• Users selectable input port to output port data rates, 500Mb/s

Data Rate

• Partial Reset clears data, but retains programmable settings

• Empty and Full flags signal FIFO status

• Select IDT Standard timing (using EF and FF flags) or First

Word Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into High-Impedance state

• JTAG port, provided for Boundary Scan function

• 208 Ball Grid array (PBGA), 17mm x 17mm, 1mm pitch

• Easily expandable in depth and width

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• High-performance submicron CMOS technology

• Industrial temperature range (-40°C to +85°C) is available

-DDR to DDR

-DDR to SDR

-SDR to DDR

-SDR to SDR

• User selectable HSTL or LVTTL I/Os

• Read Enable & Read Clock Echo outputs aid high speed operation

• 2.5V LVTTL or 1.8V, 1.5V HSTL Port Selectable Input/Ouput voltage

• 3.3V Input tolerant

• Mark & Retransmit, resets read pointer to user marked position

• Write Chip Select (WCS) input enables/disables Write

Operations

• Read Chip Select (RCS) synchronous to RCLK

FUNCTIONALBLOCKDIAGRAM

D0 -Dn (x20, x10)

SREN SEN

SCLK

WCLK

WSDR

WEN

WCS

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

PAE

WRITE CONTROL

LOGIC

FLAG

LOGIC

FWFT

FSEL0

FSEL1

RAM ARRAY

WRITE POINTER

32,768 x 20 or 65,536 x 10

65,536 x 20 or 131,072 x 10

131,072 x 20 or 262,144 x 10

262,144 x 20 or 524,288 x 10

READ POINTER

BUS

CONFIGURATION

READ

CONTROL

LOGIC

MARK

RSDR

MRS

PRS

OUTPUT REGISTER

RESET

LOGIC

TCK

TRST

TMS

TDO

JTAG CONTROL

(BOUNDARY SCAN)

RCLK

REN

RCS

TDI

Vref

HSTL I/0

CONTROL

EREN

5996 drw01

HSTL

Q0 -Qn (x20, x10)

ERCLK

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology,Inc.TheTeraSyncisatrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DECEMBER 2003



DSC-5996/8

12 3 4 5 6 7...51

下载PDF

与IDT72T20108L5BBI相关器件

型号	品牌	描述	获取价格	数据表
IDT72T20108L6-7BBI	IDT	FIFO, 64KX20, 3.8ns, Synchronous, CMOS, PBGA208, 17 X 17 MM, 1 MM PITCH, PLASTIC, BGA-208	获取价格
IDT72T20108L6BB	IDT	2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION	获取价格
IDT72T20108L6BBI	IDT	2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION	获取价格
IDT72T20108L7BB	IDT	2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION	获取价格
IDT72T20108L7BBI	IDT	2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION	获取价格
IDT72T20118	IDT	2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72T20108L5BBI

IDT72T20108L5BBI 技术参数

IDT72T20108L5BBI 数据手册

与IDT72T20108L5BBI相关器件

与IDT72T20108L5BBI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72T20108L5BBI

IDT72T20108L5BBI 技术参数

IDT72T20108L5BBI 数据手册

与IDT72T20108L5BBI相关器件

与IDT72T20108L5BBI相关文章

您还可以找

您在本页遇到什么问题？