5秒后页面跳转
IDT71V3579S75PFGI PDF预览

IDT71V3579S75PFGI

更新时间: 2024-02-18 20:22:50
品牌 Logo 应用领域
艾迪悌 - IDT 计数器静态存储器
页数 文件大小 规格书
22页 522K
描述
128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter, Single Cycle Deselect

IDT71V3579S75PFGI 技术参数

是否Rohs认证: 符合生命周期:Obsolete
零件包装代码:BGA包装说明:FBGA-165
针数:165Reach Compliance Code:unknown
ECCN代码:3A991.B.2.AHTS代码:8542.32.00.41
风险等级:5.74最长访问时间:7.5 ns
其他特性:FLOW-THROUGH ARCHITECTURE最大时钟频率 (fCLK):117 MHz
I/O 类型:COMMONJESD-30 代码:R-PBGA-B165
JESD-609代码:e1长度:15 mm
内存密度:4718592 bit内存集成电路类型:CACHE SRAM
内存宽度:18湿度敏感等级:3
功能数量:1端子数量:165
字数:262144 words字数代码:256000
工作模式:SYNCHRONOUS最高工作温度:70 °C
最低工作温度:组织:256KX18
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:TBGA封装等效代码:BGA165,11X15,40
封装形状:RECTANGULAR封装形式:GRID ARRAY, THIN PROFILE
并行/串行:PARALLEL峰值回流温度(摄氏度):260
电源:3.3 V认证状态:Not Qualified
座面最大高度:1.2 mm最大待机电流:0.03 A
最小待机电流:3.14 V子类别:SRAMs
最大压摆率:0.255 mA最大供电电压 (Vsup):3.465 V
最小供电电压 (Vsup):3.135 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Tin/Silver/Copper (Sn/Ag/Cu)
端子形式:BALL端子节距:1 mm
端子位置:BOTTOM处于峰值回流温度下的最长时间:30
宽度:13 mmBase Number Matches:1

IDT71V3579S75PFGI 数据手册

 浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第5页浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第6页浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第7页浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第9页浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第10页浏览型号IDT71V3579S75PFGI的Datasheet PDF文件第11页 
IDT71V3577, IDT71V3579, 128K x 36, 256K x 18, 3.3V Synchronous SRAMs with  
3.3V I/O, Flow-Through Outputs, Burst Counter, Single Cycle Deselect  
Commercial and Industrial Temperature Ranges  
Pin Configuration – 128K x 36, 165 fBGA  
1
2
3
4
5
6
7
8
9
10  
A8  
11  
(4)  
A
B
C
D
E
F
NC  
A7  
NC  
CE1  
BW3  
BW4  
VSS  
BW2  
BW1  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
CS1  
CLK  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
BWE  
GW  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
ADSC  
OE  
ADV  
(4)  
NC  
A6  
CS0  
A9  
NC  
ADSP  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
NC  
I/OP3  
I/O17  
I/O19  
I/O21  
I/O23  
VSS(1)  
NC  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
NC  
VSS  
VDD  
VDD  
VDD  
VDD  
VDD  
NC  
I/OP2  
I/O14  
I/O12  
I/O10  
I/O8  
I/O16  
I/O18  
I/O20  
I/O22  
NC  
VDD  
VDD  
VDD  
VDD  
VDD  
I/O15  
I/O13  
I/O11  
I/O9  
NC  
G
H
J
(3)  
ZZ  
I/O  
25  
I/O  
24  
V
DDQ  
V
DD  
V
SS  
V
SS  
V
SS  
V
DD  
V
DDQ  
I/O  
7
I/O  
6
K
L
M
N
P
I/O27  
I/O29  
I/O31  
I/OP4  
NC  
I/O26  
I/O28  
I/O30  
NC  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
A5  
VDD  
VDD  
VDD  
VSS  
A2  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
NC  
VDD  
VDD  
VDD  
VSS  
A10  
A11  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
A13  
I/O5  
I/O3  
I/O1  
NC  
I/O4  
I/O2  
I/O0  
(4)  
TRST(2, 5)  
NC  
A1  
A0  
I/OP1  
NC/  
(4)  
(2)  
(2)  
(4)  
NC  
NC/TDI  
NC/TDO  
A14  
A15  
NC  
(4)  
(2)  
R
NC  
A4  
A3  
NC/TMS(2)  
NC/TCK  
A12  
A16  
LBO  
5280 tbl 17  
Pin Configuration – 256K x 18, 165 fBGA  
1
2
3
4
5
6
7
8
ADSC  
OE  
9
10  
A8  
11  
(4)  
A
B
C
D
E
F
NC  
NC  
A7  
NC  
A10  
CE1  
BW2  
NC  
CS1  
CLK  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
BWE  
GW  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
NC  
ADV  
(4)  
A6  
CS0  
A9  
NC  
BW1  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
VSS  
ADSP  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
NC  
NC  
NC  
I/O8  
I/O9  
I/O10  
I/O11  
NC  
NC  
NC  
NC  
NC  
NC  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
NC  
VSS  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VSS  
A2  
VSS  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VDD  
VSS  
A11  
NC  
NC  
NC  
NC  
NC  
NC  
I/O3  
I/O2  
I/O1  
I/O0  
NC  
A15  
A16  
I/OP1  
I/O7  
I/O6  
I/O5  
I/O4  
NC  
NC  
NC  
G
H
J
NC  
VSS(1)  
I/O12  
I/O13  
I/O14  
I/O15  
I/OP2  
NC  
ZZ  
(3)  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
A5  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
VDDQ  
A14  
NC  
NC  
NC  
NC  
NC  
K
L
M
N
P
TRST(2, 5)  
(4)  
NC  
NC/  
(4)  
(2)  
(2)  
(4)  
NC  
NC/TDI  
A1  
A0  
NC/TDO  
NC  
(4)  
(2)  
R
NC  
A4  
A3  
NC/TMS(2)  
NC/TCK  
A12  
A13  
A17  
LBO  
5280 tbl 17a  
NOTES:  
1. H1 does not have to be directly VSS as long as input voltage is < VIL  
2. These pins are NC for the "S" version or the JTAG signal listed for the "SA" version. Note: If NC, these pins can either be tied to VSS, VDD or left floating.  
3. H11 can be left unconnected and the device will always remain in active mode.  
4. Pins P11, N6, B11, A1, R2 and P2 are reserved for 9M, 18M, 36M, 72M, 144M and 288M respectively.  
5. TRST is offered as an optional JTAG Reset if required in the application. If not needed, can be left floating and will internally be pulled to VDD.  
6.482  

与IDT71V3579S75PFGI相关器件

型号 品牌 获取价格 描述 数据表
IDT71V3579S80BGG IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579S80BGGI IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579S80BQ IDT

获取价格

Cache SRAM, 256KX18, 8ns, CMOS, PBGA165, FBGA-165
IDT71V3579S80BQG IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579S80BQGI IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579S80BQI IDT

获取价格

Cache SRAM, 256KX18, 8ns, CMOS, PBGA165, FBGA-165
IDT71V3579S80PF8 IDT

获取价格

Cache SRAM, 256KX18, 8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
IDT71V3579S80PF9 IDT

获取价格

Cache SRAM, 256KX18, 8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
IDT71V3579S80PFG IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3579S80PFGI IDT

获取价格

128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,