5秒后页面跳转
捷配首页

Datasheet > ICS9250YF-50-T
ICS9250YF-50-T PDF预览

ICS9250YF-50-T

更新时间： 2024-09-30 21:11:35
品牌 Logo 应用领域
艾迪悌 - IDT 时钟光电二极管外围集成电路晶体
页数 文件大小 规格书
13页 140K
描述
Processor Specific Clock Generator, 133.33MHz, PDSO56, 0.300 INCH, MO-118, SSOP-56

阅读下载

中文翻译

获取价格

ICS9250YF-50-T 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Active零件包装代码：SSOP
包装说明：SSOP,针数：56
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.28
JESD-30 代码：R-PDSO-G56JESD-609代码：e0
长度：18.415 mm端子数量：56
最高工作温度：70 °C最低工作温度：
最大输出时钟频率：133.33 MHz封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH峰值回流温度（摄氏度）：225
主时钟/晶体标称频率：14.32 MHz认证状态：Not Qualified
座面最大高度：2.794 mm最大供电电压：3.465 V
最小供电电压：3.135 V标称供电电压：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.635 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：7.5 mmuPs/uCs/外围集成电路类型：CLOCK GENERATOR, PROCESSOR SPECIFIC
Base Number Matches：1

ICS9250YF-50-T 数据手册

 浏览型号ICS9250YF-50-T的Datasheet PDF文件第2页浏览型号ICS9250YF-50-T的Datasheet PDF文件第3页浏览型号ICS9250YF-50-T的Datasheet PDF文件第4页浏览型号ICS9250YF-50-T的Datasheet PDF文件第5页浏览型号ICS9250YF-50-T的Datasheet PDF文件第6页浏览型号ICS9250YF-50-T的Datasheet PDF文件第7页 
ICS9250-50  
Integrated  
Circuit  
Systems, Inc.  
Frequency Generator & Integrated Buffers for PIII & Tualatin™  
Recommended Application:  
Pin Configuration  
815B Solano B step style chipset  
Output Features:  
VDDA  
X1  
X2  
GNDA  
1
2
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
REF0/FS4*1  
VDDLAPIC  
IOAPIC  
•
•
•
•
•
•
•
2 - CPUs @ 2.5V, up to 133MHz.  
13 - SDRAM @ 3.3V, up to 133MHz.  
3 - 3V66 @ 3.3V, 2x PCI MHz.  
8 - PCI @ 3.3V  
1 - 48MHz, @ 3.3V fixed  
1 - 24/48MHz @ 3.3V  
3
4
5
6
7
8
9
VDDLCPU  
CPUCLK0  
CPUCLK1  
GNDLCPU  
GNDSDR  
SDRAM0  
SDRAM1  
SDRAM2  
VDDSDR  
SDRAM3  
SDRAM4  
SDRAM5  
GNDSDR  
SDRAM6  
SDRAM7  
SDRAM_F  
VDDSDR  
GND48  
GND3V66  
3V66-0  
3V66-1  
3V66-2  
VDD3V66  
VDDPCI  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
1*FS0/PCICLK0  
1*FS1/PCICLK1  
1*SEL24_48#/PCICLK2  
GNDPCI  
1 - REF @ 3.3V, 14.318MHz.  
•
1 - IOAPIC @ 2.5V 16.67MHz.  
Features:  
PCICLK3  
PCICLK4  
PCICLK5  
VDDPCI  
PCICLK6  
PCICLK7  
GNDPCI  
•
•
•
•
Support PC133 SDRAM.  
Up to 133MHz frequency support  
Support power management through PD#  
Spread spectrum for EMI control  
(± 0.25% Center Spread or 0 to -0.5% down spread)  
Vtt_PWRGD/PD#  
SCLK  
24_48MHz/FS21*  
48MHz/FS3*1  
VDD48  
VDDSDR  
SDRAM8  
SDRAM9  
GNDSDR  
•
•
Uses external 14.318MHz crystal  
FS pins for frequency select  
SDATA  
VDDSDR  
SDRAM11  
SDRAM10  
GNDSDR  
Key Specifications:  
•
•
CPU Output Jitter: <250ps  
CPU Output Skew: <175ps  
•
•
•
PCI Output Skew: <500ps  
3V66 Output Skew <175ps  
56-Pin 300 mil SSOP  
1. These pins will have 1.5 to 2X drive strength.  
* 120K ohm pull-up to VDD on indicated inputs.  
For group skew timing, please refer to the  
Group Timing Relationship Table.  
Block Diagram  
Functionality  
FS4 FS3 FS2 FS1 FS0 CPU SDRAM 3V66  
PCI  
0
0
1
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
66.67 100.00 66.67 33.33  
100.00 100.00 66.67 33.33  
133.33 133.33 66.67 33.33  
133.33 100.00 66.67 33.33  
PLL2  
48MHz  
24_48MHz  
/ 2  
X1  
X2  
XTAL  
OSC  
REF0  
For other hardware/I2C selectable frequencies please  
refer to Byte 0 frequency select register.  
PLL1  
Spread  
CPU  
DIVDER  
CPUCLK (1:0)  
2
Spectrum  
SDRAM  
DIVDER  
SDRAM (11:0)  
SDRAM_F  
IOAPIC  
12  
FS(4:0)  
PD#  
Control  
Logic  
Power Groups  
IOAPIC  
DIVDER  
VDD48 = Fixed PLL power  
GND48 = Fixed PLL GND  
VDDA = Power for CPU PLL  
GNDA = GND for CPU PLL  
Vtt_PWRGD  
SEL24_48#  
SDATA  
Config.  
Reg.  
PCI  
DIVDER  
PCICLK (7:0)  
3V66 (2:0)  
8
3
SCLK  
3V66  
DIVDER  
0594A—07/08/02  
1234567...13

中文翻译

下载PDF

与ICS9250YF-50-T相关器件

型号 品牌 获取价格 描述 数据表
ICS9250YF-51LF-T IDT

获取价格

 		Processor Specific Clock Generator, 133MHz, PDSO56, 0.300 INCH, SSOP-56
ICS9250YFLF-08 IDT

获取价格

 		Processor Specific Clock Generator, 150MHz, PDSO56, ROHS COMPLIANT, SSOP-56
ICS9250YG-22-T ICSI

获取价格

 		Frequency Generator for P IV⑩
ICS9250YG-24 IDT

获取价格

 		PLL Based Clock Driver, 22 True Output(s), 0 Inverted Output(s), PDSO56, 0.240 INCH, TSSOP
ICS9250YG-33-T IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, TSSOP-56
ICS9250YG-38LF-T IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, MO-153, TSSOP-
ICS9250YG-38-T ICSI

获取价格

 		Frequency Generator with 200MHz Differential CPU Clocks
ICS9279F-03 IDT

获取价格

 		Low Skew Clock Driver, 10 True Output(s), 0 Inverted Output(s), PDSO28, 0.209 INCH, SSOP-2
ICS9279F-03LF IDT

获取价格

 		Low Skew Clock Driver, 10 True Output(s), 0 Inverted Output(s), PDSO28, 0.209 INCH, SSOP-2
ICS-928-AGT SAMTEC

获取价格

 		IC Socket, DIP28, 28 Contact(s)

与ICS9250YF-50-T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证