Datasheet > 存储 > SRAM> GS8662S08E-333

GS8662S08E-333

更新时间： 2024-01-02 09:28:48

品牌	Logo	应用领域
GSI		存储内存集成电路静态存储器双倍数据速率
页数	文件大小	规格书
37页	1767K
描述
72Mb Burst of 2 DDR SigmaSIO-II SRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

GS8662S08E-333 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	15 X 17 MM, 1 MM PITCH, MO-216CAB-1, FPBGA-165	针数：	165
Reach Compliance Code：	unknown	ECCN代码：	3A991.B.2.B
HTS代码：	8542.32.00.41	风险等级：	5.79
Is Samacsys：	N	最长访问时间：	0.45 ns
其他特性：	PIPELINED ARCHITECTURE	JESD-30 代码：	R-PBGA-B165
长度：	17 mm	内存密度：	67108864 bit
内存集成电路类型：	DDR SRAM	内存宽度：	8
湿度敏感等级：	3	功能数量：	1
端子数量：	165	字数：	8388608 words
字数代码：	8000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	8MX8	封装主体材料：	PLASTIC/EPOXY
封装代码：	LBGA	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	认证状态：	Not Qualified
座面最大高度：	1.5 mm	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	15 mm
Base Number Matches：	1

GS8662S08E-333 数据手册

Preliminary

GS8662S08/09/18/36E-333/300/250/200/167

333 MHz–167 MHz

165-Bump BGA

Commercial Temp

Industrial Temp

72Mb Burst of 2

DDR SigmaSIO-II SRAM

1.8 V V

1.8 V and 1.5 V I/O

Features

• Simultaneous Read and Write SigmaSIO™ Interface

• JEDEC-standard pinout and package

• Dual Double Data Rate interface

• Byte Write controls sampled at data-in time

• DLL circuitry for wide output data valid window and future

frequency scaling

• Burst of 2 Read and Write

• 1.8 V +100/–100 mV core power supply

• 1.5 V or 1.8 V HSTL Interface

• Pipelined read operation

• Fully coherent read and write pipelines

• ZQ mode pin for programmable output drive strength

• IEEE 1149.1 JTAG-compliant Boundary Scan

• Pin-compatible with future 144Mb devices

• 165-bump, 15 mm x 17 mm, 1 mm bump pitch BGA package

• RoHS-compliant 165-bump BGA package available

Bottom View

165-Bump, 15 mm x 17 mm BGA

1 mm Bump Pitch, 11 x 15 Bump Array

JEDEC Std. MO-216, Variation CAB-1

SigmaRAM™ Family Overview

Clocking and Addressing Schemes

GS8662S08/09/18/36 are built in compliance with the

SigmaSIO-II SRAM pinout standard for Separate I/O

synchronous SRAMs. They are 75,497,472-bit (72Mb)

SRAMs. These are the first in a family of wide, very low

voltage HSTL I/O SRAMs designed to operate at the speeds

needed to implement economical high performance

networking systems.

A Burst of 2 SigmaSIO-II SRAM is a synchronous device. It

employs dual input register clock inputs, K and K. The device

also allows the user to manipulate the output register clock

input quasi independently with dual output register clock

inputs, C and C. If the C clocks are tied high, the K clocks are

routed internally to fire the output registers instead. Each Burst

of 2 SigmaSIO-II SRAM also supplies Echo Clock outputs,

CQ and CQ, which are synchronized with read data output.

When used in a source synchronous clocking scheme, the Echo

Clock outputs can be used to fire input registers at the data’s

destination.

Because Separate I/O Burst of 2 RAMs always transfer data in

two packets, A0 is internally set to 0 for the first read or write

transfer, and automatically incremented by 1 for the next

transfer. Because the LSB is tied off internally, the address

field of a Burst of 2 RAM is always one address pin less than

the advertised index depth (e.g., the 4M x 18 has a 1M

addressable index).

Parameter Synopsis

- 333

3.0 ns

0.45 ns

-300

3.3 ns

-250

4.0 ns

0.45 ns

-200

5.0 ns

0.45 ns

-167

tKHKH

tKHQV

6.0 ns

0.5 ns

0.45 ns

Rev: 1.01 9/2005

1/37

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

12 3 4 5 6 7...37

中文翻译

下载PDF

与GS8662S08E-333相关器件

型号	品牌	获取价格	描述	数据表
GS8662S08E-333I	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08E-333IT	GSI	获取价格	DDR SRAM, 8MX8, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, MO-216CAB-1, FPBGA-165
GS8662S08E-333T	GSI	获取价格	DDR SRAM, 8MX8, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, MO-216CAB-1, FPBGA-165
GS8662S08GE-167	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08GE-167I	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08GE-200	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08GE-200I	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08GE-200T	GSI	获取价格	DDR SRAM, 8MX8, 0.45ns, CMOS, PBGA165, 15 X 17 MM, 1 MM PITCH, ROHS COMPLIANT, MO-216CAB-1
GS8662S08GE-250	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM
GS8662S08GE-250I	GSI	获取价格	72Mb Burst of 2 DDR SigmaSIO-II SRAM

与GS8662S08E-333相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

46
AIC1781A 电池充电控制器深度解析
2024-09-03

34
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

75
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

82

产品中心

服务支持

精选活动

关于我们

帮助中心

GS8662S08E-333

GS8662S08E-333 技术参数

GS8662S08E-333 数据手册

与GS8662S08E-333相关器件

与GS8662S08E-333相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

GS8662S08E-333

GS8662S08E-333 技术参数

GS8662S08E-333 数据手册

与GS8662S08E-333相关器件

与GS8662S08E-333相关文章

您还可以找

您在本页遇到什么问题？