Datasheet > EPM5192LC-2

EPM5192LC-2

更新时间： 2024-01-29 23:43:17

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
41页	837K
描述
OT PLD, 45ns, 192-Cell, CMOS, PQCC84, PLASTIC, LCC-84

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM5192LC-2 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	QCCJ, LDCC84,1.2SQ
针数：	84	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.74	Is Samacsys：	N
其他特性：	LABS INTERCONNECTED BY PIA; 12 LABS; 192 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK	最大时钟频率：	50 MHz
系统内可编程：	NO	JESD-30 代码：	S-PQCC-J84
JESD-609代码：	e0	JTAG BST：	NO
长度：	29.3116 mm	专用输入次数：	7
I/O 线路数量：	64	宏单元数：	192
端子数量：	84	最高工作温度：	70 °C
最低工作温度：		组织：	7 DEDICATED INPUTS, 64 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC84,1.2SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	220	电源：	5 V
可编程逻辑类型：	OT PLD	传播延迟：	45 ns
认证状态：	Not Qualified	座面最大高度：	5.08 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	29.3116 mm	Base Number Matches：	1

EPM5192LC-2 数据手册

MAX 5000

Programmable Logic

Device Family

May 1999, ver. 5

Data Sheet

■

Advanced Multiple Array MatriX (MAX^®) 5000 architecture

combining speed and ease-of-use of PAL devices with the density of

programmable gate arrays

Complete family of high-performance, erasable CMOS EPROM

erasable programmable logic devices (EPLDs) for designs ranging

from fast 28-pin address decoders to 100-pin LSI custom peripherals

600 to 3,750 usable gates (see Table 1)

Fast, 15-ns combinatorial delays and 76.9-MHz counter frequencies

Configurable expander product-term distribution allowing more

than 32 product terms in a single macrocell

Features...

■

28 to 100 pins available in dual in-line package (DIP), J-lead chip

carrier, pin-grid array (PGA), and quad flat pack (QFP) packages

Programmable registers providing D, T, JK, and SR flipflop

functionality with individual clear, preset, and clock controls

Programmable security bit for protection of proprietary designs

Software design support featuring the Altera^®MAX+PLUS^®II

development system on Windows-based PCs, as well as

Sun SPARCstation, HP 9000 Series 700/800, and IBM RISC

System/6000 workstations

■

Table 1. MAX 5000 Device Features

Feature EPM5032

EPM5064

EPM5128

EPM5130

EPM5192

Usable gates

600

1,250

2,500

128

2,500

128

3,750

192

Macrocells

Logic array blocks (LABs)

Expanders

128

PIA

256

PIA

256

PIA

384

PIA

Routing

Global

Maximum user I/O pins

(ns)

ASU

(ns)

(MHz)

76.9

CNT

Altera Corporation

709

A-DS-M5000-05

12 3 4 5 6 7...41

中文翻译

下载PDF

与EPM5192LC-2相关器件

型号	品牌	获取价格	描述	数据表
EPM5192LC84	ETC	获取价格	UV-Erasable/OTP Complex PLD
EPM5192LC84-1	ALTERA	获取价格	OT PLD, 40ns, CMOS, PQCC84, PLASTIC, LCC-84
EPM5192LC84-2	ALTERA	获取价格	OT PLD, 45ns, CMOS, PQCC84, PLASTIC, LCC-84
EPM5192LI	ALTERA	获取价格	OT PLD, 55ns, 192-Cell, CMOS, PQCC84, PLASTIC, LCC-84
EPM5192LI84	ETC	获取价格	UV-Erasable/OTP Complex PLD
EPM5192LI84-1	ALTERA	获取价格	OT PLD, 40ns, CMOS, PQCC84, PLASTIC, LCC-84
EPM5192LM	ALTERA	获取价格	OT PLD, 55ns, 192-Cell, CMOS, PQCC84, PLASTIC, LCC-84
EPM5192QC	ALTERA	获取价格	OT PLD, 55ns, 192-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM5192QI	ALTERA	获取价格	OT PLD, 55ns, 192-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM5192QM	ALTERA	获取价格	OT PLD, 55ns, 192-Cell, CMOS, PQFP100, PLASTIC, QFP-100

与EPM5192LC-2相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

17
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

16
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

14
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

16

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5192LC-2

EPM5192LC-2 技术参数

EPM5192LC-2 数据手册

与EPM5192LC-2相关器件

与EPM5192LC-2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5192LC-2

EPM5192LC-2 技术参数

EPM5192LC-2 数据手册

与EPM5192LC-2相关器件

与EPM5192LC-2相关文章

您还可以找

您在本页遇到什么问题？