Datasheet > EPM5130QC100-1

EPM5130QC100-1

更新时间： 2024-02-21 02:11:29

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟输入元件可编程逻辑
页数	文件大小	规格书
34页	649K
描述
OT PLD, 40ns, 128-Cell, CMOS, PQFP100, PLASTIC, QFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM5130QC100-1 技术参数

生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	QFP,	针数：	100
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.55	最大时钟频率：	50 MHz
JESD-30 代码：	R-PQFP-G100	长度：	20 mm
专用输入次数：	19	I/O 线路数量：	64
端子数量：	100	最高工作温度：	70 °C
最低工作温度：		组织：	19 DEDICATED INPUTS, 64 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装形状：	RECTANGULAR
封装形式：	FLATPACK	可编程逻辑类型：	OT PLD
传播延迟：	40 ns	认证状态：	Not Qualified
座面最大高度：	3.65 mm	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
宽度：	14 mm	Base Number Matches：	1

EPM5130QC100-1 数据手册

MAX 5000

Programmable Logic

Device Family

May 1999, ver. 5

Data Sheet

■

Advanced Multiple Array MatriX (MAX^®) 5000 architecture

combining speed and ease-of-use of PAL devices with the density of

programmable gate arrays

Complete family of high-performance, erasable CMOS EPROM

erasable programmable logic devices (EPLDs) for designs ranging

from fast 28-pin address decoders to 100-pin LSI custom peripherals

600 to 3,750 usable gates (see Table 1)

Fast, 15-ns combinatorial delays and 76.9-MHz counter frequencies

Configurable expander product-term distribution allowing more

than 32 product terms in a single macrocell

Features...

■

28 to 100 pins available in dual in-line package (DIP), J-lead chip

carrier, pin-grid array (PGA), and quad flat pack (QFP) packages

Programmable registers providing D, T, JK, and SR flipflop

functionality with individual clear, preset, and clock controls

Programmable security bit for protection of proprietary designs

Software design support featuring the Altera^®MAX+PLUS^®II

development system on Windows-based PCs, as well as

Sun SPARCstation, HP 9000 Series 700/800, and IBM RISC

System/6000 workstations

■

Table 1. MAX 5000 Device Features

Feature EPM5032

EPM5064

EPM5128

EPM5130

EPM5192

Usable gates

600

1,250

2,500

128

2,500

128

3,750

192

Macrocells

Logic array blocks (LABs)

Expanders

128

PIA

256

PIA

256

PIA

384

PIA

Routing

Global

Maximum user I/O pins

(ns)

ASU

(ns)

(MHz)

76.9

CNT

Altera Corporation

709

A-DS-M5000-05

12 3 4 5 6 7...34

中文翻译

下载PDF

与EPM5130QC100-1相关器件

型号	品牌	获取价格	描述	数据表
EPM5130QC100-1C	ALTERA	获取价格	OT PLD, 40ns, CMOS, PQFP100, 0.65 MM PITCH, PLASTIC, MO-108, QFP-100
EPM5130QC100-2	ALTERA	获取价格	OT PLD, 45ns, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130QC100C	ALTERA	获取价格	OT PLD, 55ns, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130QC-2	ALTERA	获取价格	OT PLD, 45ns, 128-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130QI100-1	ALTERA	获取价格	OT PLD, 40ns, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130QM	ALTERA	获取价格	OT PLD, 55ns, 128-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130QM100	CYPRESS	获取价格	OT PLD, 55ns, CMOS, PQFP100, PLASTIC, QFP-100
EPM5130W5962	ALTERA	获取价格	UV PLD, 55ns, CMOS, CQFP100, WINDOWED, CERAMIC, QFP-100
EPM5130W5962-2	ALTERA	获取价格	UV PLD, 45ns, CMOS, CQFP100, WINDOWED, CERAMIC, QFP-100
EPM5130WC100	CYPRESS	获取价格	UV PLD, 55ns, CMOS, CQFP100, WINDOWED, CERAMIC, QFP-100

与EPM5130QC100-1相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

2
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

3
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

5
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

3

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5130QC100-1

EPM5130QC100-1 技术参数

EPM5130QC100-1 数据手册

与EPM5130QC100-1相关器件

与EPM5130QC100-1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5130QC100-1

EPM5130QC100-1 技术参数

EPM5130QC100-1 数据手册

与EPM5130QC100-1相关器件

与EPM5130QC100-1相关文章

您还可以找

您在本页遇到什么问题？