Datasheet > EPF10K100EQI208-2DX

EPF10K100EQI208-2DX

更新时间： 2024-02-07 23:34:41

品牌	Logo	应用领域
其他 - ETC		/
页数	文件大小	规格书
120页	1759K
描述
ASIC

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPF10K100EQI208-2DX 技术参数

生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	FQFP,	针数：	208
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.58	JESD-30 代码：	S-PQFP-G208
JESD-609代码：	e3	长度：	28 mm
I/O 线路数量：	147	端子数量：	208
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	147 I/O	输出函数：	MIXED
封装主体材料：	PLASTIC/EPOXY	封装代码：	FQFP
封装形状：	SQUARE	封装形式：	FLATPACK, FINE PITCH
可编程逻辑类型：	LOADABLE PLD	传播延迟：	0.5 ns
认证状态：	Not Qualified	座面最大高度：	4.1 mm
最大供电电压：	2.625 V	最小供电电压：	2.375 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
宽度：	28 mm	Base Number Matches：	1

EPF10K100EQI208-2DX 数据手册

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第2页

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第3页

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第4页

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第5页

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第6页

浏览型号EPF10K100EQI208-2DX的Datasheet PDF文件第7页

FLEX 10KE

Embedded Programmable

Logic Family

September 2000, ver. 2.10

Data Sheet

Embedded programmable logic devices (PLDs), providing

system-on-a-programmable-chip integration in a single device

Features...

–

Enhanced embedded array for implementing megafunctions

such as efficient memory and specialized logic functions

Dual-port capability with up to 16-bit width per embedded array

block (EAB)

Logic array for general logic functions

High density

–

30,000 to 200,000 typical gates (see Tables 1 and 2)

Up to 98,304 RAM bits (4,096 bits per EAB), all of which can be

used without reducing logic capacity

System-level features

–

MultiVolt^TMI/O pins can drive or be driven by 2.5-V, 3.3-V, or

5.0-V devices

–

Low power consumption

Bidirectional I/O performance (t and t ) up to 212 MHz

Fully compliant with the PCI Special Interest Group (PCI SIG)

PCI Local Bus Specification, Revision 2.2 for 3.3-V operation at

33 MHz or 66 MHz

–

-1 speed grade devices are compliant with PCI Local Bus

Specification, Revision 2.2, for 5.0-V operation

Built-in Joint Test Action Group (JTAG) boundary-scan test

(BST) circuitry compliant with IEEE Std. 1149.1-1990, available

without consuming additional device logic

For information on 5.0-V FLEX^®10K or 3.3-V FLEX 10KA devices, see the

FLEX 10K Embedded Programmable Logic Family Data Sheet.

Table 1. FLEX 10KE Device Features

Feature

EPF10K30E

EPF10K50E

EPF10K50S

EPF10K100B

Typical gates (1)

Maximum system gates

Logic elements (LEs)

EABs

30,000

119,000

1,728

50,000

199,000

2,880

100,000

158,000

4,992

Total RAM bits

24,576

220

40,960

254

24,576

191

Maximum user I/O pins

Altera Corporation

A-DS-F10KE-02.10

12 3 4 5 6 7...120

中文翻译

下载PDF

与EPF10K100EQI208-2DX相关器件

型号	品牌	获取价格	描述	数据表
EPF10K100EQI208-2N	ALTERA	获取价格	Loadable PLD, 0.5ns, CMOS, PQFP208, 30.60 X 30.60 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EPF10K100EQI208-2X	ALTERA	获取价格	Loadable PLD, 0.5ns, CMOS, PQFP208, 30.60 X 30.60 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EPF10K100EQI208-3DX	ETC	获取价格	ASIC
EPF10K100EQI240-1DX	ETC	获取价格	ASIC
EPF10K100EQI240-2DX	ETC	获取价格	ASIC
EPF10K100EQI240-3DX	ETC	获取价格	ASIC
EPF10K100GC503-3DX	INTEL	获取价格	Loadable PLD, 0.5ns, CMOS, CPGA503, CERAMIC, PGA-503
EPF10K100GC504-4	ALTERA	获取价格	Loadable PLD, 23.8ns, CMOS, CPGA504, PGA-504
EPF10K100GC504-5	ALTERA	获取价格	Loadable PLD, 27ns, CMOS, CPGA504, PGA-504
EPF10K100GI503-4	ALTERA	获取价格	Loadable PLD, 24.2ns, CMOS, CPGA503, PGA-503

与EPF10K100EQI208-2DX相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

17
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

16
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

14
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

16

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF10K100EQI208-2DX

EPF10K100EQI208-2DX 技术参数

EPF10K100EQI208-2DX 数据手册

与EPF10K100EQI208-2DX相关器件

与EPF10K100EQI208-2DX相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF10K100EQI208-2DX

EPF10K100EQI208-2DX 技术参数

EPF10K100EQI208-2DX 数据手册

与EPF10K100EQI208-2DX相关器件

与EPF10K100EQI208-2DX相关文章

您还可以找

您在本页遇到什么问题？