5秒后页面跳转
EP3SL340H1152I3L PDF预览

EP3SL340H1152I3L

更新时间: 2024-01-12 10:44:27
品牌 Logo 应用领域
英特尔 - INTEL 时钟可编程逻辑
页数 文件大小 规格书
502页 4073K
描述
Field Programmable Gate Array, 100MHz, 337500-Cell, CMOS, PBGA1152

EP3SL340H1152I3L 技术参数

是否Rohs认证: 不符合生命周期:Not Recommended
包装说明:BGA, BGA1152,34X34,40Reach Compliance Code:compliant
风险等级:5.2最大时钟频率:100 MHz
JESD-30 代码:S-PBGA-B1152JESD-609代码:e0
湿度敏感等级:1输入次数:744
逻辑单元数量:337500输出次数:744
端子数量:1152封装主体材料:PLASTIC/EPOXY
封装代码:BGA封装等效代码:BGA1152,34X34,40
封装形状:SQUARE封装形式:GRID ARRAY
峰值回流温度(摄氏度):225电源:1.2/3.3 V
可编程逻辑类型:FIELD PROGRAMMABLE GATE ARRAY认证状态:Not Qualified
子类别:Field Programmable Gate Arrays表面贴装:YES
技术:CMOS端子面层:Tin/Lead (Sn/Pb)
端子形式:BALL端子节距:1 mm
端子位置:BOTTOM处于峰值回流温度下的最长时间:30
Base Number Matches:1

EP3SL340H1152I3L 数据手册

 浏览型号EP3SL340H1152I3L的Datasheet PDF文件第2页浏览型号EP3SL340H1152I3L的Datasheet PDF文件第3页浏览型号EP3SL340H1152I3L的Datasheet PDF文件第4页浏览型号EP3SL340H1152I3L的Datasheet PDF文件第5页浏览型号EP3SL340H1152I3L的Datasheet PDF文件第6页浏览型号EP3SL340H1152I3L的Datasheet PDF文件第7页 
Stratix III Device Handbook, Volume 1  
101 Innovation Drive  
San Jose, CA 95134  
www.altera.com  
SIII5V1-1.4  

与EP3SL340H1152I3L相关器件

型号 品牌 获取价格 描述 数据表
EP3SL340H1152I4N ALTERA

获取价格

暂无描述
EP3SL50 ALTERA

获取价格

Stratix III Device Handbook, Volume 2
EP3SL50F484I3LN INTEL

获取价格

Field Programmable Gate Array, 100MHz, 47500-Cell, CMOS, PBGA484
EP3SL50F780C2 ALTERA

获取价格

Field Programmable Gate Array, 800MHz, 47500-Cell, CMOS, PBGA780, FBGA-780
EP3SL50F780C2L INTEL

获取价格

Field Programmable Gate Array, 100MHz, 47500-Cell, CMOS, PBGA780
EP3SL50F780C2LN INTEL

获取价格

Field Programmable Gate Array, 100MHz, 47500-Cell, CMOS, PBGA780
EP3SL50F780C2N ALTERA

获取价格

Field Programmable Gate Array, 800MHz, 47500-Cell, CMOS, PBGA780, LEAD FREE, FBGA-780
EP3SL50F780C4 ALTERA

获取价格

Stratix III Device Handbook
EP3SL50F780C4L ALTERA

获取价格

Field Programmable Gate Array, 717MHz, 47500-Cell, CMOS, PBGA780, FBGA-780
EP3SL50F780C4LN ALTERA

获取价格

Field Programmable Gate Array, 717MHz, 47500-Cell, CMOS, PBGA780, LEAD FREE, FBGA-780