Datasheet > EP1810JC-20

EP1810JC-20

更新时间： 2024-09-30 20:29:19

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
11页	280K
描述
UV PLD, 22ns, 48-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, JLCC-68

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EP1810JC-20 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	WQCCJ, LDCC68,1.0SQ
针数：	68	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.8
Is Samacsys：	N	其他特性：	MACROCELLS INTERCONNECTED BY GLOBAL AND/OR LOCAL BUS; 48 MACROCELLS; 4 EXTERNAL CLOCKS
最大时钟频率：	50 MHz	系统内可编程：	NO
JESD-30 代码：	S-CQCC-J68	JESD-609代码：	e0
JTAG BST：	NO	长度：	24.13 mm
专用输入次数：	12	I/O 线路数量：	48
宏单元数：	48	端子数量：	68
最高工作温度：	70 °C	最低工作温度：
组织：	12 DEDICATED INPUTS, 48 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	WQCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER, WINDOW	峰值回流温度（摄氏度）：	220
电源：	5 V	可编程逻辑类型：	UV PLD
传播延迟：	22 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	24.13 mm
Base Number Matches：	1

12 3 4 5 6 7...11

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EP1810JC-25	ETC	获取价格	UV-Erasable/OTP Complex PLD
EP1810JC-35	ETC	获取价格	UV-Erasable/OTP Complex PLD
EP1810JC-40	ALTERA	获取价格	OT PLD, 45ns, 48-Cell, CMOS, CQCC68
EP1810JC-45	ALTERA	获取价格	UV PLD, 50ns, 48-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, LCC-68
EP1810JI-25	ALTERA	获取价格	UV PLD, 28ns, 48-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, JLCC-68
EP1810JI-45	ETC	获取价格	UV-Erasable/OTP Complex PLD
EP1810JM883B	ETC	获取价格	UV-Erasable/OTP Complex PLD
EP1810JM883B-45	ALTERA	获取价格	UV PLD, 50ns, CMOS, CQCC68, WINDOWED, CERAMIC, JLCC-68
EP1810LC-20	ETC	获取价格	UV-Erasable/OTP Complex PLD
EP1810LC-20T	ALTERA	获取价格	OT PLD, 22ns, 48-Cell, CMOS, PQCC68, PLASTIC, LCC-68