Datasheet > 存储 > DRAM> EBE21RD4AGFB-5C-E

EBE21RD4AGFB-5C-E

更新时间： 2024-02-18 09:41:14

品牌	Logo	应用领域
尔必达 - ELPIDA		存储内存集成电路动态存储器双倍数据速率时钟
页数	文件大小	规格书
23页	204K
描述
2GB Registered DDR2 SDRAM DIMM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EBE21RD4AGFB-5C-E 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIMM	包装说明：	DIMM, DIMM240,40
针数：	240	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.36
风险等级：	5.84	Is Samacsys：	N
访问模式：	DUAL BANK PAGE BURST	最长访问时间：	0.5 ns
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	266 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-XDMA-N240
内存密度：	19327352832 bit	内存集成电路类型：	DDR DRAM MODULE
内存宽度：	72	功能数量：	1
端口数量：	1	端子数量：	240
字数：	268435456 words	字数代码：	256000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：		组织：	256MX72
输出特性：	3-STATE	封装主体材料：	UNSPECIFIED
封装代码：	DIMM	封装等效代码：	DIMM240,40
封装形状：	RECTANGULAR	封装形式：	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	1.8 V
认证状态：	Not Qualified	刷新周期：	8192
自我刷新：	YES	最大待机电流：	0.93 A
子类别：	DRAMs	最大压摆率：	7.42 mA
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.7 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	NO
技术：	CMOS	温度等级：	OTHER
端子形式：	NO LEAD	端子节距：	1 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
Base Number Matches：	1

EBE21RD4AGFB-5C-E 数据手册

浏览型号EBE21RD4AGFB-5C-E的Datasheet PDF文件第1页

浏览型号EBE21RD4AGFB-5C-E的Datasheet PDF文件第2页

浏览型号EBE21RD4AGFB-5C-E的Datasheet PDF文件第3页

浏览型号EBE21RD4AGFB-5C-E的Datasheet PDF文件第5页

浏览型号EBE21RD4AGFB-5C-E的Datasheet PDF文件第6页

EBE21RD4AGFB

Pin Description

Pin name

Function

Address input

Row address

Column address

A0 to A13

A0 to A9, A11

A10 (AP)

Auto precharge

BA0, BA1

Bank select address

Data input/output

DQ0 to DQ63

CB0 to CB7

Check bit (Data input/output)

Row address strobe command

Column address strobe command

Write enable

/RAS

/CAS

/WE

/CS0, /CS1

Chip select

CKE0, CKE1

Clock enable

CK0

Clock input

/CK0

Differential clock input

DQS0 to DQS17, /DQS0 to /DQS17

Input and output data strobe

Clock input for serial PD

Data input/output for serial PD

Serial address input

SCL

SDA

SA0 to SA2

VDD

Power for internal circuit

Power for serial EEPROM

Input reference voltage

Ground

VDDSPD

VREF

VSS

ODT0, ODT1

/RESET

Par_In*²

Err_Out*²

ODT control

Reset pin (forces register and PLL inputs low) *¹

Parity bit for the address and control bus

Parity error found on the address and control bus

No connection

Notes: 1. Reset pin is connected to both OE of PLL and reset to register.

2. NC/Err_Out (Pin No. 55) and NC/Par_In (Pin No. 68) are for optional function to check address and

command parity.

Preliminary Data Sheet E0898E10 (Ver. 1.0)

1 2 345 6 7...23

下载PDF

与EBE21RD4AGFB-5C-E相关器件

型号	品牌	描述	获取价格	数据表
EBE21RD4AGFB-6E-E	ELPIDA	2GB Registered DDR2 SDRAM DIMM	获取价格
EBE21RD4AJFA	ELPIDA	2GB Registered DDR2 SDRAM DIMM	获取价格
EBE21RD4AJFA-4A-E	ELPIDA	2GB Registered DDR2 SDRAM DIMM	获取价格
EBE21RD4AJFA-5C-E	ELPIDA	2GB Registered DDR2 SDRAM DIMM	获取价格
EBE21RD4AJFA-6E-E	ELPIDA	2GB Registered DDR2 SDRAM DIMM	获取价格
EBE21UE8AADA	ELPIDA	2GB DDR2 SDRAM SO-DIMM	获取价格