Datasheet > DM74LS380AV

DM74LS380AV

更新时间： 2024-01-17 10:03:20

品牌	Logo	应用领域
德州仪器 - TI		驱动输出元件逻辑集成电路
页数	文件大小	规格书
6页	140K
描述
LS SERIES, 8-BIT DRIVER, CONFIGURABLE OUTPUT, PQCC28, PLASTIC, LCC-28

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM74LS380AV 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	QCCJ,	Reach Compliance Code：	unknown
风险等级：	5.92	其他特性：	WITH SYNCHRONOUS CLEAR AND PRESET; WITH HOLD MODE; CLEAR OVERRIDES PRESET; PRESET OVERRIDES LOAD
系列：	LS	JESD-30 代码：	S-PQCC-J28
JESD-609代码：	e0	长度：	11.43 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
位数：	8	功能数量：	1
端口数量：	2	端子数量：	28
最高工作温度：	75 °C	最低工作温度：
输出特性：	3-STATE	输出极性：	CONFIGURABLE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	最大电源电流（ICC）：	180 mA
传播延迟（tpd）：	15 ns	认证状态：	Not Qualified
座面最大高度：	4.57 mm	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL EXTENDED	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	11.43 mm	Base Number Matches：	1

DM74LS380AV 数据手册

July 1989

DM54LS380A/DM74LS380A

Multifunction Octal Register

General Description

The ’LS380A is an 8-bit synchronous register with parallel

load, load complement, preset, clear and hold capacity.

Four control inputs (LD, POL, CLR, PR) provide one of four

operations which occur synchronously on the rising edge of

the clock (CK). The ’LS380A combines the features of the

’LS374, ’LS377, ’LS273 and ’LS534 into a single 300 mil

wide package.

The output register (Q7–Q0) is enabled when OE is LOW

and disabled (HI–Z) when OE is HIGH. The output drivers

will sink 24 mA required for many bus interface standards.

Features

Octal Register for general purpose interfacing applica-

tions

The LOAD operation loads the inputs (D7–D0) into the out-

put register (Q7–Q0), when POL is HIGH, or loads the com-

pliment of the inputs when POL is LOW. The CLEAR opera-

tion resets the output register to all LOWs. The PRESET

operation presets the output register to all HIGHs. The

HOLD operation holds the previous value regardless of

clock transitions. CLEAR overrides PRESET, PRESET over-

rides LOAD, and LOAD overrides HOLD.

8 bits match byte boundaries

Low current PNP inputs reduce loading

Bus-structured pinout

TRI-STATE outputs

24-pin SKINNYDIP saves space

Connection Diagram

Top View

TL/L/10229–1

Order Number DM54LS380AJ, DM74LS380AJ, DM74LS380AN or DM74LS380AV

See NS Package Number J24F, N24C or V28A

Function Table

OC CLK CLR PR LD POL D7–D0 Q7–Q0 Operation

HI–Z

CLEAR

PRESET

HOLD

LOAD true

LOAD comp

TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.

1995 National Semiconductor Corporation

TL/L/10229

RRD-B30M115/Printed in U. S. A.

12 3 4 5 6

中文翻译

下载PDF

与DM74LS380AV相关器件

型号	品牌	获取价格	描述	数据表
DM74LS380J	ETC	获取价格	Register File
DM74LS380J/A+	ETC	获取价格	Register File
DM74LS380N	ETC	获取价格	Register File
DM74LS380N/A+	ETC	获取价格	Register File
DM74LS380N/B+	ETC	获取价格	Register File
DM74LS386J	TI	获取价格	IC,LOGIC GATE,QUAD 2-INPUT XOR,LS-TTL,DIP,14PIN,CERAMIC
DM74LS386J/A+	ETC	获取价格	Quad 2-input Exclusive OR (XOR) Gate
DM74LS386M	TI	获取价格	IC,LOGIC GATE,QUAD 2-INPUT XOR,LS-TTL,SO,14PIN,PLASTIC
DM74LS386N	NSC	获取价格	IC LS SERIES, QUAD 2-INPUT XOR GATE, PDIP14, DIP-14, Gate
DM74LS386N	TI	获取价格	LS SERIES, QUAD 2-INPUT XOR GATE, PDIP14, DIP-14

与DM74LS380AV相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

4
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

3
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

3
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

5

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS380AV

DM74LS380AV 技术参数

DM74LS380AV 数据手册

与DM74LS380AV相关器件

与DM74LS380AV相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS380AV

DM74LS380AV 技术参数

DM74LS380AV 数据手册

与DM74LS380AV相关器件

与DM74LS380AV相关文章

您还可以找

您在本页遇到什么问题？