5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CY7B9950ACT
CY7B9950ACT PDF预览

CY7B9950ACT

更新时间： 2024-09-29 23:16:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟驱动器逻辑集成电路多相元件
页数 文件大小 规格书
9页 171K
描述
2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer

阅读下载

中文翻译

获取价格

CY7B9950ACT 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFP包装说明：7 X 7 MM, 1 MM HEIGHT, PLASTIC, TQFP-32
针数：32Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.73
Is Samacsys：N其他特性：ALSO OPERATES WITH 3.3V SUPPLY
系列：7B输入调节：STANDARD
JESD-30 代码：S-PQFP-G32JESD-609代码：e0
长度：7 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
最大I（ol）：0.024 A功能数量：1
反相输出次数：端子数量：32
实输出次数：8最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：TQFP封装等效代码：TQFP32,.35SQ,32
封装形状：SQUARE封装形式：FLATPACK, THIN PROFILE
峰值回流温度（摄氏度）：240电源：2.5/3.3 V
Prop。Delay @ Nom-Sup：0.25 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.65 ns座面最大高度：1.2 mm
子类别：Clock Drivers最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：TIN LEAD端子形式：GULL WING
端子节距：0.8 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30宽度：7 mm
最小 fmax：200 MHzBase Number Matches：1

CY7B9950ACT 数据手册

 浏览型号CY7B9950ACT的Datasheet PDF文件第2页浏览型号CY7B9950ACT的Datasheet PDF文件第3页浏览型号CY7B9950ACT的Datasheet PDF文件第4页浏览型号CY7B9950ACT的Datasheet PDF文件第5页浏览型号CY7B9950ACT的Datasheet PDF文件第6页浏览型号CY7B9950ACT的Datasheet PDF文件第7页 
RoboClock  
CY7B9950  
2.5/3.3V, 200-MHz High-Speed Multi-Phase  
PLL Clock Buffer  
Features  
Description  
• 2.5V or 3.3V operation  
• Split output bank power supplies  
• Output frequency range: 6 MHz to 200 MHz  
• Output-output skew < 100 ps  
The CY7B9950 RoboClock is a low-voltage, low-power,  
eight-output, 200-MHz clock driver. It features output phase  
programmability which is necessary to optimize the timing of  
high-performance computer and communication systems.  
The user can program the phase of the output banks through  
nF[0:1] pins. The adjustable phase feature allows the user to  
skew the outputs to lead or lag the reference clock. Any one  
of the outputs can be connected to feedback input to achieve  
different reference frequency multiplication and divide ratios  
and zero input-output delay.  
• Cycle-cycle jitter < 100 ps  
• ± 2% max output duty cycle  
• Selectable output drive strength  
• Selectable positive or negative edge synchronization  
• Eight LVTTL outputs driving 50Ω terminated lines  
• LVCMOS/LVTTL over-voltage-tolerant reference input  
• Phase adjustments in 625-/1250-ps steps up to +7.5 ns  
• 2x, 4x multiply and (1/2)x, (1/4)x divide ratios  
• Spread-Spectrum-compatible  
The device also features split output bank power supplies  
which enable the user to run two banks (1Qn and 2Qn) at a  
power supply level different from that of the other two banks  
(3Qn and 4Qn). Additionally, the three-level PE/HD pin  
controls the synchronization of the output signals to either the  
rising or the falling edge of the reference clock and selects the  
drive strength of the output buffers. The high drive option  
(PE/HD = MID) increases the output current from ± 12 mA to  
± 24 mA(3.3V).  
• Industrial temp. range: –40°C to +85°C  
• 32-pin TQFP package  
Pin Configuration  
Block Diagram  
FS  
TEST PE/HD  
VDDQ1  
3
3
3
REF  
FB  
PLL  
3F1  
1
2
3
4
5
6
7
8
24 1F1  
23 1F0  
4F0  
4F1  
1Q0  
1Q1  
3
3
Phase  
Select  
1F1:0  
22  
21  
20  
19  
18  
17  
sOE#  
VDDQ1  
1Q0  
PE/HD  
VDDQ4  
CY7B9950  
4Q1  
4Q0  
VSS  
1Q1  
2Q0  
2Q1  
3
3
Phase  
Select  
VSS  
VSS  
2F1:0  
3F1:0  
4F1:0  
3Q0  
3Q1  
Phase  
Select  
and /K  
3
3
VDDQ3  
4Q0  
Phase  
Select  
and /M  
3
3
4Q1  
VDDQ4 sOE#  
Cypress Semiconductor Corporation  
Document #: 38-07338 Rev. *B  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised March 4, 2003  
1234567...9

中文翻译

下载PDF

CY7B9950ACT 替代型号

型号 品牌 替代类型 描述 数据表
CY7B9950AXCT CYPRESS

完全替代

 2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXC CYPRESS

完全替代

 2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXIT CYPRESS

功能相似

 2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer

与CY7B9950ACT相关器件

型号 品牌 获取价格 描述 数据表
CY7B9950AI CYPRESS

获取价格

 		2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AI ROCHESTER

获取价格

 		PLL Based Clock Driver,
CY7B9950AIT CYPRESS

获取价格

 		2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXC CYPRESS

获取价格

 		2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXCT CYPRESS

获取价格

 		2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXI CYPRESS

获取价格

 		2.5/3.3V, 200 MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950AXIT CYPRESS

获取价格

 		2.5/3.3V, 200-MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950V-5AXC CYPRESS

获取价格

 		2.5/3.3V, 200 MHz High-Speed Multi-Phase PLL Clock Buffer
CY7B9950V-5AXC ROCHESTER

获取价格

 		7B SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32, 7 X 7 M
CY7B995AC CYPRESS

获取价格

 		2.5/3.3V 200-MHz High-Speed Multi-Phase PLL Clock Buffer

与CY7B9950ACT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证