74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。

74HC138译码器可接受3位二进制加权地址输入（A0，A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。

74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。

74HC138译码器引脚图

管脚说明：

74HC138具有16个引脚，这些引脚的功能如下：

引脚1、15和16：地、正电源和使能端（低电平有效）

引脚2-4：输入地址线A0-A2

引脚5-12：译码器的8个输出线Y0-Y7

引脚13-14：NC（未连接），保留以备将来使用

74HC138译码器功能说明

74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统在高性能存贮器系统中，用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时，译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间。HC138 按照三位二进制输入码和赋能输入条件，从8 个输出端中译出一个 低电平输出。两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24 线译码器不需外接门;扩展成32 线译码器，只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。

74HC138译码器原理图