74LS112引脚图及功能表详解-捷配DataSheet查询网

5秒后页面跳转

您的位置：首页 > 技术文章 > 正文

74LS112引脚图及功能表详解

时间：2024-02-01 15:50 浏览：1708

74LS112是一种双非门J-K触发器。它由两个独立的J-K触发器组成。J-K触发器具有三个输入端，分别为J、K和CLK。当CLK为高电平时，如果J和K的电平状态相同，则输出不变。如果J和K的电平状态不同，则输出将取反。当CLK为低电平时，输入和输出之间没有关系。

74LS112

74LS112引脚图

CLK1、CLK2————时钟输入端（下降沿有用）

J1、J2、K1、K2————数据输入端

Q1、Q2、/Q1、/Q2————输出端

CLR1、CLR2————直接复位端（低电平有用）

PR1、PR2————直接置位端（低电平有用）

74LS112功用表

阐述：

H－高电平

L－低电平

X－恣意

↓－高到低电平跳变

Q0－稳态输入树立前 Q 的电平

/Q0－稳态输入树立前/Q 的电平

标签： 74LS112

上一篇：CD4069是什么芯片，CD4069芯片引脚图及原理图介绍下一篇：LM2903比较器引脚图及功能、典型电路图

版权声明：部分文章信息来源于网络以及网友投稿．本网站只负责对文章进行整理、排版、编辑．是出于传递更多信息之目的．并不意味着赞同其观点或证实其内容
的真实性如本站文章和转稿涉及版权等问题，请作者及时联系本站，我们会尽快处理。
网址：https://pdf.jiepei.com/article/174.html

目前还没有评论，等你发挥~

为您推荐