5秒后页面跳转
捷配首页

Datasheet > 微控制器和处理器 > DSP 外围设备> AD9953YSVZ-REEL7
AD9953YSVZ-REEL7 PDF预览

AD9953YSVZ-REEL7

更新时间： 2024-02-24 20:28:49
品牌 Logo 应用领域
亚德诺 - ADI DSP外围设备微控制器和处理器外围集成电路时钟
页数 文件大小 规格书
32页 574K
描述
400 MSPS, 14-Bit, 1.8 V CMOS Direct Digital Synthesizer

阅读下载

获取价格

AD9953YSVZ-REEL7 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFP
包装说明：TFQFP,针数：48
Reach Compliance Code：unknown风险等级：5.68
Is Samacsys：N边界扫描：NO
最大时钟频率：400 MHzJESD-30 代码：S-PQFP-G48
JESD-609代码：e3长度：7 mm
低功率模式：YES湿度敏感等级：3
端子数量：48最高工作温度：105 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TFQFP封装形状：SQUARE
封装形式：FLATPACK, THIN PROFILE, FINE PITCH峰值回流温度（摄氏度）：260
认证状态：COMMERCIAL座面最大高度：1.2 mm
最大供电电压：1.89 V最小供电电压：1.71 V
标称供电电压：1.8 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：MATTE TIN端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：40宽度：7 mm
uPs/uCs/外围集成电路类型：DSP PERIPHERAL, NUMERIC CONTROLLED OSCILLATORBase Number Matches：1

AD9953YSVZ-REEL7 数据手册

 浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第2页浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第3页浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第4页浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第6页浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第7页浏览型号AD9953YSVZ-REEL7的Datasheet PDF文件第8页 
AD9953  
Parameter  
Temp  
Min  
Typ  
25  
2
Max  
Unit  
TIMING CHARACTERISTICS  
Serial Control Bus  
Maximum Frequency  
Minimum Clock Pulse Width Low  
Minimum Clock Pulse Width High  
Maximum Clock Rise/Fall Time  
Minimum Data Setup Time DVDD_I/O = 3.3 V  
Minimum Data Setup Time DVDD_I/O = 1.8 V  
Minimum Data Hold Time  
Maximum Data Valid Time  
Wake-Up Time2  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
FULL  
Mbps  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
7
7
3
5
0
25  
1
ms  
Minimum Reset Pulse Width High  
5
4
6
0
SYSCLK Cycles3  
I/O UPDATE (PS0/PS1) to SYNC_CLK Setup Time DVDD_I/O = 3.3 V  
I/O UPDATE (PS0/PS1) to SYNC_CLK Setup Time DVDD_I/O = 1.8 V  
I/O UPDATE (PS0/PS1), SYNC_CLK Hold Time  
Latency  
ns  
ns  
ns  
I/O UPDATE (PS0/PS1) to Frequency Change Prop Delay  
I/O UPDATE (PS0/PS1) to Phase Offset Change Prop Delay  
I/O UPDATE (PS0/PS1) to Amplitude Change Prop Delay  
25°C  
25°C  
25°C  
24  
24  
16  
SYSCLK Cycles  
SYSCLK Cycles  
SYSCLK Cycles  
CMOS LOGIC INPUTS  
Logic 1 Voltage @ DVDD_I/O (Pin 43) = 1.8 V  
Logic 0 Voltage @ DVDD_I/O (Pin 43) = 1.8 V  
Logic 1 Voltage @ DVDD_I/O (Pin 43) = 3.3 V  
Logic 0 Voltage @ DVDD_I/O (Pin 43) = 3.3 V  
Logic 1 Current  
25°C  
25°C  
25°C  
25°C  
25°C  
25°C  
25°C  
1.25  
2.2  
V
V
V
V
μA  
μA  
pF  
0.6  
0.8  
12  
12  
3
2
Logic 0 Current  
Input Capacitance  
CMOS LOGIC OUTPUTS (1 mA Load) DVDD_I/O = 1.8 V  
Logic 1 Voltage  
Logic 0 Voltage  
CMOS LOGIC OUTPUTS (1 mA Load) DVDD_I/O = 3.3 V  
Logic 1 Voltage  
Logic 0 Voltage  
25°C  
25°C  
1.35  
2.8  
V
V
0.4  
0.4  
25°C  
25°C  
V
V
POWER CONSUMPTION (AVDD = DVDD = 1.8 V)  
Single-Tone Mode  
Rapid Power-Down Mode  
25°C  
25°C  
25°C  
162  
150  
20  
171  
160  
27  
mW  
mW  
mW  
Full-Sleep Mode  
SYNCHRONIZATION FUNCTION4  
Maximum SYNC Clock Rate (DVDD_I/O = 1.8 V)  
Maximum SYNC Clock Rate (DVDD_I/O = 3.3 V)  
SYNC_CLK Alignment Resolution5  
25°C  
25°C  
25°C  
62.5  
100  
MHz  
MHz  
SYSCLK Cycles  
1
1 To achieve the best possible phase noise, the largest amplitude clock possible should be used. Reducing the clock input amplitude will reduce the phase noise  
performance of the device.  
2 Wake-up time refers to the recovery from analog power-down modes (see the Power-Down Functions of the AD9953 section). The longest time required is for the  
reference clock multiplier PLL to relock to the reference. The wake-up time assumes there is no capacitor on DACBP and that the recommended PLL loop filter values  
are used.  
3 SYSCLK cycle refers to the actual clock frequency used on-chip by the DDS. If the reference clock multiplier is used to multiply the external reference clock frequency,  
the SYSCLK frequency is the external frequency multiplied by the reference clock multiplication factor. If the reference clock multiplier is not used, the SYSCLK  
frequency is the same as the external reference clock frequency.  
4 SYNC_CLK = ¼ SYSCLK rate. For SYNC_CLK rates ≥ 50 MHz, the high speed sync enable bit, CFR2<11>, should be set.  
5 This parameter indicates that the digital synchronization feature cannot overcome phase delays (timing skew) between system clock rising edges. If the system clock  
edges are aligned, the synchronization function should not increase the skew between the two edges.  
Rev. A | Page 5 of 32  
 
12345678...32

下载PDF

与AD9953YSVZ-REEL7相关器件

型号 品牌 描述 获取价格 数据表
AD9954 ADI 400 MSPS 14-Bit, 1.8 V CMOS Direct Digital Synthesizer

获取价格
AD9954/PCB ADI 400 MSPS 14-Bit, 1.8 V CMOS Direct Digital Synthesizer

获取价格
AD9954/PCBZ ADI 400 MSPS, 14-Bit, 1.8 V CMOS Direct Digital Synthesizer

获取价格
AD9954/PCBZ1 ADI 400 MSPS, 14-Bit, 1.8 V CMOS, Direct Digital Synthesizer

获取价格
AD9954_09 ADI 400 MSPS, 14-Bit, 1.8 V CMOS, Direct Digital Synthesizer

获取价格
AD9954_17 ADI 400MSPS, 14-Bit, 1.8 V CMOS Direct Digital Synthesizer

获取价格

与AD9953YSVZ-REEL7相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证