Datasheet > 电信电路 > 其他电信集成电路> AD8283WBCPZ

AD8283WBCPZ

更新时间： 2024-02-08 23:20:57

品牌	Logo	应用领域
亚德诺 - ADI		雷达
页数	文件大小	规格书
28页	572K
描述
Radar Receive Path AFE: 6-Channel LNA/PGA/AAF with ADC

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD8283WBCPZ 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN, LCC72,.39SQ,20	针数：	72
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.64
Is Samacsys：	N	JESD-30 代码：	S-XQCC-N72
JESD-609代码：	e3	长度：	10 mm
湿度敏感等级：	1	功能数量：	1
端子数量：	72	最高工作温度：	105 °C
最低工作温度：	-40 °C	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装等效代码：	LCC72,.39SQ,20
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	电源：	1.8/3.3 V
认证状态：	Not Qualified	筛选级别：	AEC-Q100
座面最大高度：	0.9 mm	子类别：	ATM/SONET/SDH ICs
最大压摆率：	0.19 mA	标称供电电压：	1.8 V
表面贴装：	YES	技术：	CMOS
电信集成电路类型：	TELECOM CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	10 mm
Base Number Matches：	1

AD8283WBCPZ 数据手册

AD8283

DIGITAL SPECIFICATIONS

AVDD18x = 1.8 V, AVDD33 = 3.3 V, DVDD18 = 1.8 V, DVDD33 = 3.3 V, 1.024 V internal ADC reference, f_IN= 2.5 MHz, f_SAMPLE= 80

MSPS, R_S= 50 Ω, LNA + PGA gain = 34 dB, LPF cutoff = f_SAMPLECH/4, full channel mode, 12-bit operation, temperature = −40°C to +105°C,

unless otherwise noted.

Table 2.

Parameter¹

Temperature

Min

Typ

Max

Unit

CLOCK INPUTS (CLK+, CLK−)

Logic Compliance

CMOS/LVDS/LVPECL

Differential Input Voltage²

Input Common-Mode Voltage

Input Resistance (Differential)

Input Capacitance

Full

25°C

250

mV p-p

kΩ

1.2

1.5

LOGIC INPUTS (PDWN, SCLK, AUX, MUXA, ZSEL)

Logic 1 Voltage

Logic 0 Voltage

Input Resistance

Input Capacitance

Full

25°C

1.2

3.6

0.3

kΩ

0.5

LOGIC INPUT (CS)

Logic 1 Voltage

Logic 0 Voltage

Full

3.6

0.3

Input Resistance

Input Capacitance

25°C

0.5

kΩ

LOGIC INPUT (SDIO)

Logic 1 Voltage

Logic 0 Voltage

Full

1.2

DVDD33x + 0.3

0.3

Input Resistance

Input Capacitance

25°C

kΩ

LOGIC OUTPUT (SDIO)³

Logic 1 Voltage (I_OH= 800 μA)

Logic 0 Voltage (I_OL= 50 μA)

LOGIC OUTPUT (D[11:0], DSYNC)

Logic 1 Voltage (I_OH= 2 mA)

Logic 0 Voltage (I_OL= 2 mA)

Full

3.0

0.3

Full

0.05

¹See the AN-835 Application Note, Understanding High Speed ADC Testing and Evaluation, for a complete set of definitions and how these tests were completed.

²Specified for LVDS and LVPECL only.

³Specified for 13 SDIO pins sharing the same connection.

Rev. 0 | Page 5 of 28

1 2 3 456 7 8...28

下载PDF

与AD8283WBCPZ相关器件

型号	品牌	描述	获取价格	数据表
AD8283WBCPZ-RL	ADI	Radar Receive Path AFE: 6-Channel LNA/PGA/AAF with ADC	获取价格
AD8284	ADI	6-Channel LNA/PGA/AAF with ADC	获取价格
AD8284_17	ADI	Radar Receive Path AFE: 4-Channel Mux	获取价格
AD8284WCSVZ	ADI	Radar Receive Path AFE: 4-Channel MUX with LNA, PGA, AAF, and ADC	获取价格
AD8284WCSVZ-RL	ADI	Radar Receive Path AFE: 4-Channel MUX with LNA, PGA, AAF, and ADC	获取价格
AD8285	ADI	6-Channel LNA/PGA/AAF with ADC	获取价格