Datasheet > AD73311LARSZ

AD73311LARSZ

更新时间： 2024-01-14 12:40:16

品牌	Logo	应用领域
亚德诺 - ADI		电信光电二极管电信集成电路
页数	文件大小	规格书
37页	393K
描述
Single-Channel, 3 V Front-End Processor for General Purpose Applications Including Speech and Telephony

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD73311LARSZ 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SSOP
包装说明：	SSOP,	针数：	20
Reach Compliance Code：	unknown	风险等级：	5.29
JESD-30 代码：	R-PDSO-G20	JESD-609代码：	e3
长度：	7.2 mm	湿度敏感等级：	1
功能数量：	1	端子数量：	20
最高工作温度：	105 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	认证状态：	COMMERCIAL
座面最大高度：	2 mm	标称供电电压：	3 V
表面贴装：	YES	技术：	CMOS
电信集成电路类型：	TELECOM CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	40	宽度：	5.3 mm

AD73311LARSZ 数据手册

AD73311

AD73311A

Typ

Parameter

Min

Max

Unit

Test Conditions/Comments

DAC SPECIFICATIONS (Continued)

Power Supply Rejection

–55

µs

Input Signal Level at AVDD and DVDD

Pins: 1.0 kHz, 100 mV p-p Sine Wave

64 kHz Input Sample Rate, Interpolator

Bypassed (CRE:5 = 1)

Group Delay^{4, 5}

Output DC Offset^{2, 7}

Minimum Load Resistance, R_L

+30

PGA = 6 dB

2, 8

Single-Ended

Differential

Maximum Load Capacitance, C_L

150

Ω

2, 8

Single-Ended

Differential

500

100

FREQUENCY RESPONSE

(ADC AND DAC)⁹Typical Output

0 Hz

2000 Hz

4000 Hz

8000 Hz

12000 Hz

16000 Hz

20000 Hz

24000 Hz

28000 Hz

> 32000 Hz

–0.1

–0.25

–0.6

–1.4

–2.8

–4.5

–7.0

–9.5

< –12.5

Channel Frequency Response Is

Programmable by Means of External

Digital Filtering

LOGIC INPUTS

_INH, Input High Voltage

V_DD– 0.8

V_DD

0.8

µA

V_INL, Input Low Voltage

I_IH, Input Current

C_IN, Input Capacitance

–0.5

LOGIC OUTPUT

_OH, Output High Voltage

V_DD– 0.4

V_DD

0.4

µA

|I_OUT| < 100 µA

V_OL, Output Low Voltage

Three-State Leakage Current

–0.3

POWER SUPPLIES

AVDD1, AVDD2

DVDD

4.5

5.5

I_DD

See Table II

OTES

¹Operating temperature range is as follows: –40°C to +85°C. Therefore, T_MIN= –40°C and T_MAX= +85°C.

²Test conditions: Input PGA set for 0 dB gain, Output PGA set for 6 dB gain, no load on analog outputs (unless otherwise stated).

³At input to sigma-delta modulator of ADC.

⁴Guaranteed by design.

⁵Overall group delay will be affected by the sample rate and the external digital filtering.

⁶The ADC’s input impedance is inversely proportional to DMCLK and is approximated by: (4 × 10¹¹)/DMCLK.

⁷Between VOUTP and VOUTN.

⁸At VOUT output.

⁹Frequency responses of ADC and DAC measured with input at audio reference level (the input level that produces an output level of –10 dBm0), with 38 dB preamplifier

bypassed and input gain of 0 dB.

¹⁰Test conditions: no load on digital inputs, analog inputs ac coupled to ground, no load on analog outputs.

Specifications subject to change without notice.

REV. B

–5–

1...3 4 567 8 9...37

下载PDF

与AD73311LARSZ相关器件

型号	品牌	描述	获取价格	数据表
AD73311LARSZ-REEL	ADI	Single-Channel, 3 V Front-End Processor for General Purpose Applications Including Speech	获取价格
AD73311LARSZ-REEL7	ADI	Single-Channel, 3 V Front-End Processor for General Purpose Applications Including Speech	获取价格
AD73311LARU	ADI	Low Cost, Low Power CMOS General Purpose Analog Front End	获取价格
AD73311LARU-REEL	ADI	IC SPECIALTY TELECOM CIRCUIT, PDSO20, TSSOP-20, Telecom IC:Other	获取价格
AD73311LARU-REEL7	ADI	IC SPECIALTY TELECOM CIRCUIT, PDSO20, TSSOP-20, Telecom IC:Other	获取价格
AD73311LARUZ	ADI	Low Cost, Low Power CMOS General Purpose Analog Front End	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

AD73311LARSZ

AD73311LARSZ 技术参数

AD73311LARSZ 数据手册

与AD73311LARSZ相关器件

与AD73311LARSZ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD73311LARSZ

AD73311LARSZ 技术参数

AD73311LARSZ 数据手册

与AD73311LARSZ相关器件

与AD73311LARSZ相关文章

您还可以找

您在本页遇到什么问题？