AD7278

更新时间： 2024-01-25 04:42:26

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
20页	254K
描述
3MSPS,12-/10-/8-Bit ADCs in 6-Lead TSOT

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD7278 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	8
Reach Compliance Code：	unknown	风险等级：	5.68
Is Samacsys：	N	最大模拟输入电压：	3.6 V
最小模拟输入电压：		最长转换时间：	0.291 µs
转换器类型：	ADC, SUCCESSIVE APPROXIMATION	JESD-30 代码：	S-PDSO-G8
JESD-609代码：	e3	长度：	3 mm
最大线性误差 (EL)：	0.3906%	湿度敏感等级：	1
模拟输入通道数量：	1	位数：	8
功能数量：	1	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出位码：	BINARY	输出格式：	SERIAL
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	SQUARE	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	采样速率：	3 MHz
采样并保持/跟踪并保持：	TRACK	座面最大高度：	1.1 mm
标称供电电压：	3 V	表面贴装：	YES
温度等级：	AUTOMOTIVE	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	40
宽度：	3 mm	Base Number Matches：	1

AD7278 数据手册

PRELIMINARYTECHNICALDATA

Preliminary Technical Data

AD7276/AD7277/AD7278

Figures 5 and 6 show some of the timing parameters from the Timing Specifications table.

t₁

t_convert

t₂

t₆

SCLK

t₅

t₇

t₈

t_quiet

t₃

t₄

DB9

DB1

ZERO

DB11

DB10

DB0

ZERO

SDATA

THREE-

STATE

THREE-STATE

2 TRAILING

ZERO’S

2 LEADING

ZERO’S

1/ THROUGHPUT

Figure 5. AD7276 Serial Interface Timing Diagram

Timing Example 1

From Figure 6, having f_SCLK= 52 MHz and a throughput of 3MSPS, gives a cycle time of t₂+ 12.5(1/f_SCLK) + t_ACQ

333 ns. With t₂= TBD ns min, this leaves t_ACQto be TBD ns. This TBD ns satisfies the requirement of TBD ns for

t_ACQ. Figure 6 shows that, t_ACQcomprises of 2.5(1/f_SCLK) + t₈+ t_QUIET, where t₈= TBD ns max. This allows a value of

TBD ns for t_QUIETsatisfying the minimum requirement of TBD ns.

Timing Example 2

Having f_SCLK= 20 MHz and a throughput of 1.5 MSPS, gives a cycle time of t₂+ 12.5(1/f_SCLK) + t_ACQ= 666 ns.

With t₂= TBD ns min, this leaves t_ACQto be TBD ns. This TBD ns satisfies the requirement of TBD ns for t_ACQ. From

Figure 6, t_ACQcomprises of 2.5(1/f_SCLK) + t₈+ t_QUIET, where t₈= TBD ns max. This allows a values of TBD ns for

t_QUIETsatisfying the minimum requirement of TBD ns.

t₁

tconvert

t₂

SCLK

t₈

tquiet

12.5(1/fSCLK)

tacquisition

1/THROUGHPUT

Figure 6. Serial Interface Timing Example

REV. PrF

–6–

1...3 4 567 8 9...20

下载PDF

与AD7278相关器件

型号	品牌	描述	获取价格	数据表
AD7278_15	ADI	3 MSPS, 12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格
AD7278ARMZ	ADI	3 MSPS, 12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格
AD7278ARMZ-RL	ADI	3 MSPS, 12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格
AD7278AUJZ-500RL7	ADI	3 MSPS, 12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格
AD7278AUJZ-RL7	ADI	3 MSPS, 12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格
AD7278BRMJ	ADI	3MSPS,12-/10-/8-Bit ADCs in 6-Lead TSOT	获取价格