5秒后页面跳转
捷配首页

Datasheet > 转换器 > 数模转换器> AD5339ARM
AD5339ARM PDF预览

AD5339ARM

更新时间： 2024-01-16 09:21:19
品牌 Logo 应用领域
亚德诺 - ADI /
页数 文件大小 规格书
24页 928K
描述
2.5 V to 5.5 V, 250 UA, 2-Wire Interface Dual-Voltage Output, 8-/10-/12-Bit DACs

阅读下载

获取价格

AD5339ARM 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：ROHS COMPLIANT, MO-187AA, MSOP-8针数：8
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.35
Is Samacsys：N最大模拟输出电压：5.499 V
最小模拟输出电压：0.001 V转换器类型：D/A CONVERTER
输入位码：BINARY输入格式：SERIAL
JESD-30 代码：S-PDSO-G8JESD-609代码：e3
长度：3 mm最大线性误差 (EL)：0.1953%
湿度敏感等级：1位数：12
功能数量：1端子数量：8
最高工作温度：105 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP8,.19封装形状：SQUARE
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
电源：3/5 V认证状态：Not Qualified
座面最大高度：1.1 mm最大稳定时间：10 µs
标称安定时间 (tstl)：8 µs子类别：Other Converters
最大压摆率：0.375 mA标称供电电压：3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Matte Tin (Sn)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：3 mmBase Number Matches：1

AD5339ARM 数据手册

 浏览型号AD5339ARM的Datasheet PDF文件第3页浏览型号AD5339ARM的Datasheet PDF文件第4页浏览型号AD5339ARM的Datasheet PDF文件第5页浏览型号AD5339ARM的Datasheet PDF文件第7页浏览型号AD5339ARM的Datasheet PDF文件第8页浏览型号AD5339ARM的Datasheet PDF文件第9页 
AD5337/AD5338/AD5339  
TIMING CHARACTERISTICS  
VDD = 2.5 V to 5.5 V. All specifications TMIN to TMAX, unless otherwise noted.  
Table 3.  
Limit at TMIN, TMAX  
Parameter  
(A and B Versions)  
4±±  
2.5  
±.ꢀ  
1.3  
±.ꢀ  
1±±  
±.9  
±
±.ꢀ  
±.ꢀ  
1.3  
3±±  
±
25±  
±
Unit  
Conditions/Comments  
fSCL  
t1  
t2  
t3  
t4  
kHz max  
µs min  
µs min  
µs min  
µs min  
ns min  
µs max  
µs min  
µs min  
µs min  
µs min  
ns max  
ns min  
ns max  
ns min  
ns max  
ns min  
pF max  
SCL clock frequency  
SCL cycle time  
tHIGH, SCL high time  
tLOW, SCL low time  
tHD, STA, start/repeated start condition hold time  
tSU, DAT, data setup time  
tHD, DAT, data hold time  
t5  
tꢀ  
1
tHD, DAT, data hold time  
t7  
t8  
t9  
t1±  
tSU, STA, setup time for repeated start  
tSU, STO, stop condition setup time  
tBUF, bus free time between a stop and a start condition  
tR, rise time of SCL and SDA when receiving  
tR, rise time of SCL and SDA when receiving (CMOS-compatible)  
tF, fall time of SDA when transmitting  
tF, fall time of SDA when receiving (CMOS-compatible)  
tF, fall time of SCL and SDA when receiving  
tF, fall time of SCL and SDA when transmitting  
Capacitive load for each bus line  
t11  
3±±  
2± + ±.1 CB  
4±±  
2
CB  
1 A master device must provide a hold time of at least 3±± ns for the SDA signal (referred to VIH min of the SCL signal) in order to bridge the undefined region of SCL’s  
falling edge.  
2 CB is the total capacitance of one bus line in pF; tR and tF measured between ±.3 VDD and ±.7 VDD  
.
SDA  
t9  
t3  
t10  
t11  
t4  
SCL  
t4  
t2  
t6  
t1  
t8  
t5  
t7  
START  
CONDITION  
REPEATED  
START  
STOP  
CONDITION  
CONDITION  
Figure 2. 2-Wire Serial Interface Timing Diagram  
Rev. A | Page ꢀ of 24  
 
 
 
 
1...3456789...24

下载PDF

与AD5339ARM相关器件

型号 品牌 描述 获取价格 数据表
AD5339ARM-REEL7 ADI 2.5 V to 5.5 V, 250 UA, 2-Wire Interface Dual-Voltage Output, 8-/10-/12-Bit DACs

获取价格
AD5339ARMZ ADI 2.5 V to 5.5 V, 250 muA, 2-Wire Interface

获取价格
AD5339ARMZ-REEL7 ADI 2.5 V to 5.5 V, 250 muA, 2-Wire Interface

获取价格
AD5339BRM ADI 2.5 V to 5.5 V, 250 UA, 2-Wire Interface Dual-Voltage Output, 8-/10-/12-Bit DACs

获取价格
AD5339BRM-REEL ADI 2.5 V to 5.5 V, 250 UA, 2-Wire Interface Dual-Voltage Output, 8-/10-/12-Bit DACs

获取价格
AD5339BRM-REEL7 ADI 2.5 V to 5.5 V, 250 UA, 2-Wire Interface Dual-Voltage Output, 8-/10-/12-Bit DACs

获取价格

与AD5339ARM相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证