Datasheet > AD5262BRU50

AD5262BRU50

更新时间： 2024-01-24 04:51:36

品牌	Logo	应用领域
亚德诺 - ADI		电位器
页数	文件大小	规格书
20页	841K
描述
1-/2-Channel 15 V Digital Potentiometers

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD5262BRU50 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	16
Reach Compliance Code：	unknown	风险等级：	5.83
其他特性：	IT CAN ALSO OPERATE FROM A SINGLE 4.5V TO 16.5V SUPPLY; ALSO REQUIRES A +2.7V TO +5.5V LOGIC SUPPLY	标称带宽：	0.13 kHz
控制接口：	3-WIRE SERIAL	转换器类型：	DIGITAL POTENTIOMETER
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e0
长度：	5 mm	湿度敏感等级：	1
标称负供电电压：	-5 V	功能数量：	2
位置数：	256	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	240	认证状态：	COMMERCIAL
电阻定律：	LINEAR	最大电阻容差：	30%
最大电阻器端电压：	5 V	最小电阻器端电压：	-5 V
座面最大高度：	1.2 mm	标称供电电压：	5 V
表面贴装：	YES	标称温度系数：	35 ppm/ °C
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
标称总电阻：	50000 Ω	宽度：	4.4 mm
Base Number Matches：	1

AD5262BRU50 数据手册

AD5260/AD5262

Parameter

Symbol

Conditions

Min

Typ

Max

Unit

INTERFACE TIMING CHARACTERISTICS apply to all parts^{6, 12}

Clock Frequency

Input Clock Pulsewidth

Data Setup Time

f_CLK

_CH, t_CL

t_DS

MHz

Clock level high or low

Data Hold Time

t_DH

t_PD

t_CSS

t_CSW

t_RS

CLK to SDO Propagation Delay¹³

CS Setup Time

R_L= 1 kΩ, C_L< 20pF

160

CS High Pulsewidth

Reset Pulsewidth

CLK Fall to CS Rise Hold Time

CS Rise to Clock Rise Setup

t_CSH

t_CS1

NOTES

The AD5260/AD5262 contains 1,968 transistors. Die Size: 89 mil. × 105 mil. 9,345 sq. mil.

¹Typicals represent average readings at 25°C and V_DD= +5 V, V_SS= –5 V.

²Resistor position nonlinearity error R-INL is the deviation from an ideal value measured between the maximum resistance and the minimum resistance wiper positions.

R-DNL measures the relative step change from ideal between successive tap positions. Parts are guaranteed monotonic. I_W= V_DD/R for both V_DD= +5 V, V_SS= –5 V.

³V_AB= V_DD, Wiper (V_W) = No connect.

⁴INL and DNL are measured at V_Wwith the RDAC configured as a potentiometer divider similar to a voltage output D/A converter. VA = V_DDand V_B= 0V. DNL

specification limits of 1 LSB maximum are Guaranteed Monotonic operating conditions.

⁵Resistor terminals A, B, W have no limitations on polarity with respect to each other.

⁶Guaranteed by design and not subject to production test.

⁷Measured at the Ax terminals. All Ax terminals are open-circuit in shutdown mode.

⁸Worst-case supply current consumed when input all logic-input levels set at 2.4 V, standard characteristic of CMOS logic.

⁹P_DISSis calculated from (I_DDϫ V_DD). CMOS logic level inputs result in minimum power dissipation.

¹⁰All dynamic characteristics use V_DD= +5 V, V_SS= –5 V, V_L= +5 V.

¹¹Measured at a V_Wpin where an adjacent V_Wpin is making a full-scale voltage change.

¹²See timing diagram for location of measured values. All input control voltages are specified with t_R= t_F= 2ns (10% to 90% of 3 V) and timed from a voltage level of 1.5 V.

Switching characteristics are measured using V_L= 5 V.

¹³Propagation delay depends on value of V_DD, R_L, and C_L.

Specifications subject to change without notice.

ABSOLUTE MAXIMUM RATINGS¹

Lead Temperature (Soldering, 10 sec) . . . . . . . . . . . . 300°C

Vapor Phase (60 sec) . . . . . . . . . . . . . . . . . . . . . . . . 215°C

Infrared (15 sec) . . . . . . . . . . . . . . . . . . . . . . . . . . . 220°C

Thermal Resistance³θ _JA

(T_A= 25°C, unless otherwise noted.)

V_DDto GND . . . . . . . . . . . . . . . . . . . . . . . . . . –0.3 V, +15 V

_SSto GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0 V, –7 V

TSSOP-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206°C/W

TSSOP-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150°C/W

V_DDto V_SS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 V

V_A, V_B, V_Wto GND . . . . . . . . . . . . . . . . . . . . . . . . . . V_SS, V_DD

A_X– B_X, A_X– W_X, B_X– W_X

NOTES

¹Stresses above those listed under Absolute Maximum Ratings may cause permanent

damage to the device. This is a stress rating only; functional operation of the device

at these or any other conditions above those listed in the operational sections of this

specification is not implied. Exposure to absolute maximum rating conditions for

extended periods may affect device reliability.

Intermittent². . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 mA

Continuous . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 mA

Digital Inputs and Output Voltage to GND . . . . . . . 0 V, 7 V

Operating Temperature Range . . . . . . . . . . . . –40°C to +85°C

Maximum Junction Temperature (T_{J MAX}) . . . . . . . . . . . 150°C

Storage Temperature . . . . . . . . . . . . . . . . . . –65°C to +150°C

²Maximum terminal current is bounded by the maximum current handling of the

switches, maximum power dissipation of the package, and maximum applied

voltage across any two of the A, B, and W terminals at a given resistance setting.

³Package Power Dissipation = (T_{J MAX}– T_A)/θ _JA

–3–

REV. 0

1 234 5 6 7...20

下载PDF

与AD5262BRU50相关器件

型号	品牌	描述	获取价格	数据表
AD5262BRU50-REEL7	ADI	1-/2-Channel 15 V Digital Potentiometers	获取价格
AD5262BRUZ20	ADI	1-/2-Channel 15 V Digital Potentiometer	获取价格
AD5262BRUZ200	ADI	1-/2-Channel 15 V Digital Potentiometer	获取价格
AD5262BRUZ200-REEL7	ADI	DUAL 200K DIGITAL POTENTIOMETER, 3-WIRE SERIAL CONTROL INTERFACE, 256 POSITIONS, PDSO16, T	获取价格
AD5262BRUZ200-RL7	ADI	1-/2-Channel 15 V Digital Potentiometer	获取价格
AD5262BRUZ20-RL7	ADI	1-/2-Channel 15 V Digital Potentiometer	获取价格

与AD5262BRU50相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

4
LM258引脚图及功能介绍、主要参数分析
2024-05-13

2
CD4052资料手册参数详解、引脚配置说明
2024-05-13

3
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

3

产品中心

服务支持

精选活动

关于我们

帮助中心

AD5262BRU50

AD5262BRU50 技术参数

AD5262BRU50 数据手册

与AD5262BRU50相关器件

与AD5262BRU50相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD5262BRU50

AD5262BRU50 技术参数

AD5262BRU50 数据手册

与AD5262BRU50相关器件

与AD5262BRU50相关文章

您还可以找

您在本页遇到什么问题？