5秒后页面跳转
74LS10 PDF预览

74LS10

更新时间: 2024-01-12 12:04:02
品牌 Logo 应用领域
安森美 - ONSEMI 输入元件
页数 文件大小 规格书
2页 38K
描述
TRIPLE 3-INPUT NAND GATE

74LS10 技术参数

生命周期:Obsolete包装说明:SOP, SOP14,.25
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.47JESD-30 代码:R-PDSO-G14
逻辑集成电路类型:NAND GATE端子数量:14
最高工作温度:70 °C最低工作温度:
封装主体材料:PLASTIC/EPOXY封装代码:SOP
封装等效代码:SOP14,.25封装形状:RECTANGULAR
封装形式:SMALL OUTLINE电源:5 V
认证状态:Not Qualified施密特触发器:NO
子类别:Gates标称供电电压 (Vsup):5 V
表面贴装:YES技术:TTL
温度等级:COMMERCIAL端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
Base Number Matches:1

74LS10 数据手册

 浏览型号74LS10的Datasheet PDF文件第2页 
SN54/74LS10  
TRIPLE 3-INPUT NAND GATE  
TRIPLE 3-INPUT NAND GATE  
LOW POWER SCHOTTKY  
V
CC  
14  
13  
12  
11  
10  
9
6
8
J SUFFIX  
CERAMIC  
1
2
3
4
5
7
CASE 632-08  
14  
1
GND  
N SUFFIX  
PLASTIC  
CASE 646-06  
14  
1
D SUFFIX  
SOIC  
CASE 751A-02  
14  
1
ORDERING INFORMATION  
SN54LSXXJ  
SN74LSXXN  
SN74LSXXD  
Ceramic  
Plastic  
SOIC  
GUARANTEED OPERATING RANGES  
Symbol  
Parameter  
Min  
Typ  
Max  
Unit  
V
CC  
Supply Voltage  
54  
74  
4.5  
4.75  
5.0  
5.0  
5.5  
5.25  
V
T
A
Operating Ambient Temperature Range  
54  
74  
55  
0
25  
25  
125  
70  
°C  
I
I
Output Current — High  
Output Current — Low  
54, 74  
0.4  
mA  
mA  
OH  
54  
74  
4.0  
8.0  
OL  
FAST AND LS TTL DATA  
5-1  

与74LS10相关器件

型号 品牌 描述 获取价格 数据表
74LS107A NXP LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14

获取价格

74LS107DC FAIRCHILD Jbar-Kbar Flip-Flop, 2-Func, Master-slave Triggered, TTL, CDIP14,

获取价格

74LS107F NXP LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14

获取价格

74LS107FCQM FAIRCHILD Jbar-Kbar Flip-Flop, 2-Func, Master-slave Triggered, TTL, CDFP14,

获取价格

74LS107FCQR FAIRCHILD Jbar-Kbar Flip-Flop, 2-Func, Master-slave Triggered, TTL, CDFP14,

获取价格

74LS107PCQM FAIRCHILD Jbar-Kbar Flip-Flop, 2-Func, Master-slave Triggered, TTL, PDIP14,

获取价格