Datasheet > 5962-8973001LA

5962-8973001LA

更新时间： 2024-02-20 07:51:34

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
7页	83K
描述
CDIP-24, Tube

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5962-8973001LA 技术参数

生命周期：	Obsolete	包装说明：	DIP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.26	其他特性：	MASTER CONTROL FOR LATCH AND OUTPUT ENABLES IN EACH DIRECTION
系列：	FCT	JESD-30 代码：	R-GDIP-T24
JESD-609代码：	e0	长度：	32.004 mm
逻辑集成电路类型：	REGISTERED BUS TRANSCEIVER	位数：	8
功能数量：	1	端口数量：	2
端子数量：	24	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	传播延迟（tpd）：	14 ns
认证状态：	Not Qualified	座面最大高度：	5.08 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	MILITARY
端子面层：	TIN LEAD	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

5962-8973001LA 数据手册

IDT54/74FCT543/A/C

FASTCMOSOCTALLATCHEDTRANSCEIVER

MILITARYANDCOMMERCIAL TEMPERATURERANGES

TESTCIRCUITSANDWAVEFORMS

VCC

7.0V

SWITCHPOSITION

500Ω

Test

Switch

Closed

Open

VOUT

VIN

Open Drain

Disable Low

Enable Low

Pulse

Generator

D.U.T

50pF

All Other Tests

500Ω

R^T

DEFINITIONS:

CL = Load capacitance: includes jig and probe capacitance.

RT = Termination resistance: should be equal to ZOUT of the Pulse Generator.

Octal link

Test Circuits for All Outputs

DATA

1.5V

INPUT

LOW-HIGH-LOW

PULSE

tSU

1.5V

TIMING

INPUT

ASYNCHRONOUS CONTROL

tREM

PRESET

1.5V

CLEAR

HIGH-LOW-HIGH

PULSE

ETC.

SYNCHRONOUS CONTROL

PRESET

Octal link

1.5V

CLEAR

tSU

CLOCK ENABLE

ETC.

Pulse Width

Octal link

Set-Up, Hold, and Release Times

ENABLE

DISABLE

1.5V

SAME PHASE

CONTROL

INPUT

1.5V

INPUT TRANSITION

tPLH

tPHL

tPZL

tPLZ

VOH

1.5V

VOL

OUTPUT

3.5V

1.5V

3.5V

VOL

VOH

OUTPUT

NORMALLY

LOW

SWITCH

CLOSED

0.3V

1.5V

tPZH

tPHZ

OPPOSITE PHASE

INPUT TRANSITION

OUTPUT

NORMALLY

HIGH

SWITCH

OPEN

1.5V

Octal link

Propagation Delay

Enable and Disable Times

NOTES:

1. Diagram shown for input Control Enable-LOW and input Control Disable-HIGH.

2. Pulse Generator for All Pulses: Rate ≤ 1.0MHz; ZO ≤ 50Ω; tF ≤ 2.5ns; tR ≤ 2.5ns.

1...3 4 567

下载PDF

与5962-8973001LA相关器件

型号	品牌	描述	获取价格	数据表
5962-8973001LX	ETC	Single 8-bit Bus Transceiver	获取价格
5962-89730023X	ETC	Single 8-bit Bus Transceiver	获取价格
5962-8973002KA	WEDC	Registered Bus Transceiver, FCT Series, 1-Func, 8-Bit, True Output, CMOS, CDFP24, CERPACK-	获取价格
5962-8973002KX	ETC	Single 8-bit Bus Transceiver	获取价格
5962-8973002LX	ETC	Single 8-bit Bus Transceiver	获取价格
5962-89731013A	ETC	Single 8-bit Bus Transceiver	获取价格