5秒后页面跳转
54LS10N PDF预览

54LS10N

更新时间: 2024-01-20 04:33:11
品牌 Logo 应用领域
美国国家半导体 - NSC
页数 文件大小 规格书
6页 123K
描述
Triple 3-Input NAND Gates

54LS10N 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
包装说明:,Reach Compliance Code:unknown
风险等级:5.65JESD-609代码:e0
峰值回流温度(摄氏度):NOT SPECIFIED端子面层:Tin/Lead (Sn/Pb)
处于峰值回流温度下的最长时间:NOT SPECIFIEDBase Number Matches:1

54LS10N 数据手册

 浏览型号54LS10N的Datasheet PDF文件第1页浏览型号54LS10N的Datasheet PDF文件第2页浏览型号54LS10N的Datasheet PDF文件第3页浏览型号54LS10N的Datasheet PDF文件第5页浏览型号54LS10N的Datasheet PDF文件第6页 
Physical Dimensions inches (millimeters)  
Ceramic Leadless Chip Carrier Package (E)  
Order Number 54LS10LMQB  
NS Package Number E20A  
14-Lead Ceramic Dual-In-Line Package (J)  
Order Number 54LS10DMQB or DM54LS10J  
NS Package Number J14A  
4

与54LS10N相关器件

型号 品牌 描述 获取价格 数据表
54LS10W NSC Triple 3-Input NAND Gates

获取价格

54LS10W03 RAYTHEON NAND Gate, TTL, CDFP14,

获取价格

54LS11 NSC Triple 3-Input AND Gates

获取价格

54LS112 NSC DUAL NEGATIVE-EDGE-TRIGERED MASTER-SLAVE J-K FLIP-FLOPS WITH PRESET, CLEAR, AND COMPLEMENT

获取价格

54LS112A/B2AJC MOTOROLA LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CQCC20, CERAM

获取价格

54LS112A/BEAJC MOTOROLA LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERDI

获取价格