Datasheet > 54LS113LMQB

54LS113LMQB

更新时间： 2024-01-23 16:05:53

品牌	Logo	应用领域
美国国家半导体 - NSC		触发器逻辑集成电路
页数	文件大小	规格书
6页	100K
描述
Dual JK Edge-Triggered Flip-Flop

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54LS113LMQB 技术参数

生命周期：	Active	零件包装代码：	QLCC
包装说明：	QCCN,	针数：	20
Reach Compliance Code：	unknown	风险等级：	5.59
Is Samacsys：	N	系列：	LS
JESD-30 代码：	S-CQCC-N20	长度：	8.89 mm
逻辑集成电路类型：	J-K FLIP-FLOP	位数：	2
功能数量：	2	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出极性：	COMPLEMENTARY	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	QCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER	传播延迟（tpd）：	24 ns
认证状态：	COMMERCIAL	座面最大高度：	1.905 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	MILITARY
端子形式：	NO LEAD	端子节距：	1.27 mm
端子位置：	QUAD	触发器类型：	NEGATIVE EDGE
宽度：	8.89 mm	最小 fmax：	30 MHz
Base Number Matches：	1

54LS113LMQB 数据手册

June 1989

54LS113

Dual JK Edge-Triggered Flip-Flop

General Description

The 54LS113 offers individual J, K, Set and Clock inputs.

When the clock goes HIGH the inputs are enabled and data

may be entered. The logic level of the J and K inputs may

be changed when the clock pulse is HIGH and the bistable

will perform according to the Truth Table as long as mini-

mum setup and hold times are observed. Input data is trans-

ferred to the outputs on the falling edge of the clock pulse.

Connection Diagram

Logic Symbol

Dual-In-Line Package

TL/F/10205–2

GND

Pin 14

Pin 7

TL/F/10205–1

Order Number 54LS113DMQB,

54LS113FMQB or 54LS113LMQB

See NS Package Number E20A, J14A or W14B

Truth Table

Pin Names

Description

J1, J2, K1, K2

CP1, CP2

Data Inputs

Inputs

Output

Clock Pulse Inputs (Active Falling Edge)

Direct Set Inputs (Active LOW)

SD1, SD2

Q1, Q2, Q1, Q2 Outputs

Bit Time before Clock Pulse

Bit Time after Clock Pulse

HIGH Voltage Level

LOW Voltage Level

Asynchronous Input:

Low input to S sets Q to HIGH level

Set is independent of clock

1995 National Semiconductor Corporation

TL/F/10205

RRD-B30M105/Printed in U. S. A.

12 3 4 5 6

下载PDF

与54LS113LMQB相关器件

型号	品牌	描述	获取价格	数据表
54LS114	NSC	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears	获取价格
54LS114A/BCAJC	MOTOROLA	LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERDIP-14	获取价格
54LS114AM/B2AJC	MOTOROLA	LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CQCC20, CERAMIC, L	获取价格
54LS114DMQB	NSC	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears	获取价格
54LS114FMQB	NSC	Dual JK Negative Edge-Triggered Flip-Flop with Common Clocks and Clears	获取价格
54LS114J	RAYTHEON	J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,	获取价格