5秒后页面跳转
54LS109DM PDF预览

54LS109DM

更新时间: 2024-11-19 19:51:03
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 逻辑集成电路触发器
页数 文件大小 规格书
2页 63K
描述
J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDIP16,

54LS109DM 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
包装说明:DIP, DIP16,.3Reach Compliance Code:unknown
风险等级:5.87JESD-30 代码:R-XDIP-T16
JESD-609代码:e0逻辑集成电路类型:J-K FLIP-FLOP
功能数量:2端子数量:16
最高工作温度:125 °C最低工作温度:-55 °C
封装主体材料:CERAMIC封装代码:DIP
封装等效代码:DIP16,.3封装形状:RECTANGULAR
封装形式:IN-LINE电源:5 V
认证状态:Not Qualified子类别:FF/Latches
标称供电电压 (Vsup):5 V表面贴装:NO
技术:TTL温度等级:MILITARY
端子面层:Tin/Lead (Sn/Pb)端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
触发器类型:POSITIVE EDGEBase Number Matches:1

54LS109DM 数据手册

 浏览型号54LS109DM的Datasheet PDF文件第2页 
This Material Copyrighted By Its Respective Manufacturer  

与54LS109DM相关器件

型号 品牌 获取价格 描述 数据表
54LS109DMQB NSC

获取价格

J-K-Type Flip-Flop
54LS109FM FAIRCHILD

获取价格

J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDFP16,
54LS109FMQB NSC

获取价格

J-K-Type Flip-Flop
54LS109J NSC

获取价格

Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs
54LS109J03 RAYTHEON

获取价格

J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDIP16,
54LS109M NSC

获取价格

Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs
54LS109N NSC

获取价格

Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs
54LS10DM NSC

获取价格

IC,LOGIC GATE,3 3-INPUT NAND,LS-TTL,DIP,14PIN,CERAMIC
54LS10DMQB NSC

获取价格

Triple 3-input NAND Gate
54LS10E NSC

获取价格

Triple 3-Input NAND Gates