5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| 包装说明： | DFP, FL16,.3 | Reach Compliance Code： | compliant |
| 风险等级： | 5.92 | JESD-30 代码： | R-XDFP-F16 |
| JESD-609代码： | e0 | 逻辑集成电路类型： | J-K FLIP-FLOP |
| 功能数量： | 2 | 端子数量： | 16 |
| 最高工作温度： | 125 °C | 最低工作温度： | -55 °C |
| 封装主体材料： | CERAMIC | 封装代码： | DFP |
| 封装等效代码： | FL16,.3 | 封装形状： | RECTANGULAR |
| 封装形式： | FLATPACK | 电源： | 5 V |
| 认证状态： | Not Qualified | 子类别： | FF/Latches |
| 标称供电电压 (Vsup)： | 5 V | 表面贴装： | YES |
| 技术： | TTL | 温度等级： | MILITARY |
| 端子面层： | Tin/Lead (Sn/Pb) | 端子形式： | FLAT |
| 端子节距： | 1.27 mm | 端子位置： | DUAL |
| 触发器类型： | POSITIVE EDGE | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| 54LS109FMQB | NSC |
获取价格 |
J-K-Type Flip-Flop |
|
| 54LS109J | NSC |
获取价格 |
Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs |
|
| 54LS109J03 | RAYTHEON |
获取价格 |
J-K Flip-Flop, 2-Func, Positive Edge Triggered, TTL, CDIP16, |
|
| 54LS109M | NSC |
获取价格 |
Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs |
|
| 54LS109N | NSC |
获取价格 |
Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs |
|
| 54LS10DM | NSC |
获取价格 |
IC,LOGIC GATE,3 3-INPUT NAND,LS-TTL,DIP,14PIN,CERAMIC |
|
| 54LS10DMQB | NSC |
获取价格 |
Triple 3-input NAND Gate |
|
| 54LS10E | NSC |
获取价格 |
Triple 3-Input NAND Gates |
|
| 54LS10FMQB | NSC |
获取价格 |
Triple 3-input NAND Gate |
|
| 54LS10J | NSC |
获取价格 |
Triple 3-Input NAND Gates |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
