5秒后页面跳转
捷配首页

Datasheet > 54LS109N
54LS109N PDF预览

54LS109N

更新时间： 2024-01-03 17:57:32
品牌 Logo 应用领域
美国国家半导体 - NSC 触发器
页数 文件大小 规格书
6页 137K
描述
Dual Positive-Edge-Triggered J-K Flip-Flops with Preset, Clear, and Complementary Outputs

阅读下载

获取价格

54LS109N 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：DFP包装说明：DFP, FL16,.3
针数：16Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.36
Is Samacsys：N系列：LS
JESD-30 代码：R-GDFP-F16长度：9.6645 mm
负载电容（CL）：50 pF逻辑集成电路类型：J-KBAR FLIP-FLOP
最大频率@ Nom-Sup：20000000 Hz最大I（ol）：0.004 A
位数：2功能数量：2
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DFP
封装等效代码：FL16,.3封装形状：RECTANGULAR
封装形式：FLATPACK峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：8 mA
Prop。Delay @ Nom-Sup：35 ns传播延迟（tpd）：35 ns
认证状态：Not Qualified筛选级别：38535Q/M;38534H;883B
座面最大高度：2.032 mm子类别：FF/Latch
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：TTL温度等级：MILITARY
端子形式：FLAT端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：6.604 mm
最小 fmax：25 MHzBase Number Matches：1

54LS109N 数据手册

 浏览型号54LS109N的Datasheet PDF文件第2页浏览型号54LS109N的Datasheet PDF文件第3页浏览型号54LS109N的Datasheet PDF文件第4页浏览型号54LS109N的Datasheet PDF文件第5页浏览型号54LS109N的Datasheet PDF文件第6页 
June 1989  
54LS109/DM54LS109A/DM74LS109A  
Dual Positive-Edge-Triggered J-K Flip-Flops  
with Preset, Clear, and Complementary Outputs  
General Description  
This device contains two independent positive-edge-trig-  
gered J-K flip-flops with complementary outputs. The J and  
K data is accepted by the flip-flop on the rising edge of the  
clock pulse. The triggering occurs at a voltage level and is  
not directly related to the transition time of the rising edge of  
the clock. The data on the J and K inputs may be changed  
while the clock is high or low as long as setup and hold  
times are not violated. A low logic level on the preset or  
clear inputs will set or reset the outputs regardless of the  
logic levels of the other inputs.  
Features  
Y
Alternate Military/Aerospace device (54LS109) is avail-  
able. Contact a National Semiconductor Sales Office/  
Distributor for specifications  
Connection Diagram  
Dual-In-Line Package  
TL/F/6368–1  
Order Number 54LS109DMQB, 54LS109FMQB, DM54LS109AJ,  
DM54LS109AW, DM74LS109AM or DM74LS109AN  
See NS Package Number J16A, M16A, N16E or W16A  
Function Table  
e
e
e
H
L
High Logic Level  
Inputs  
Outputs  
Low Logic Level  
PR  
CLR  
CLK  
J
K
Q
Q
X
Either Low or High Logic Level  
e
Rising Edge of Pulse  
This configuration is nonstable; that is, it will not persist when preset  
and/or clear inputs return to their inactive (high) state.  
u
*
L
H
L
H
H
H
H
H
H
L
L
H
H
H
H
H
X
X
X
u
u
u
u
L
X
X
X
L
H
L
X
X
X
L
H
L
H*  
L
L
H
H*  
H
e
e
established.  
Q
The output logic level of Q before the indicated input conditions were  
0
L
Toggle  
e
Toggle  
each active transition of the clock pulse.  
Each output changes to the complement of its previous level on  
H
H
X
Q
0
H
Q
0
L
H
X
Q
Q
0
0
C
1995 National Semiconductor Corporation  
TL/F/6368  
RRD-B30M105/Printed in U. S. A.  
123456

下载PDF

与54LS109N相关器件

型号 品牌 描述 获取价格 数据表
54LS10DM NSC IC,LOGIC GATE,3 3-INPUT NAND,LS-TTL,DIP,14PIN,CERAMIC

获取价格
54LS10DMQB NSC Triple 3-input NAND Gate

获取价格
54LS10E NSC Triple 3-Input NAND Gates

获取价格
54LS10FMQB NSC Triple 3-input NAND Gate

获取价格
54LS10J NSC Triple 3-Input NAND Gates

获取价格
54LS10J03 RAYTHEON NAND Gate, TTL, CDIP14,

获取价格

与54LS109N相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证