5秒后页面跳转
捷配首页

Datasheet > 54ACT257DMQB-RH
54ACT257DMQB-RH PDF预览

54ACT257DMQB-RH

更新时间： 2024-02-09 00:42:43
品牌 Logo 应用领域
德州仪器 - TI 输出元件逻辑集成电路
页数 文件大小 规格书
10页 165K
描述
ACT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, CDIP16, CERAMIC, DIP-16

阅读下载

获取价格

54ACT257DMQB-RH 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
包装说明：DIP, DIP16,.3Reach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.15
系列：ACTJESD-30 代码：R-GDIP-T16
JESD-609代码：e0长度：19.43 mm
负载电容（CL）：50 pF逻辑集成电路类型：MULTIPLEXER
最大I（ol）：0.024 A功能数量：4
输入次数：2输出次数：1
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装等效代码：DIP16,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
Prop。Delay @ Nom-Sup：11.5 ns传播延迟（tpd）：9.5 ns
认证状态：Not Qualified筛选级别：MIL-STD-883
座面最大高度：5.08 mm子类别：Multiplexer/Demultiplexers
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7.62 mm
Base Number Matches：1

54ACT257DMQB-RH 数据手册

 浏览型号54ACT257DMQB-RH的Datasheet PDF文件第1页浏览型号54ACT257DMQB-RH的Datasheet PDF文件第3页浏览型号54ACT257DMQB-RH的Datasheet PDF文件第4页浏览型号54ACT257DMQB-RH的Datasheet PDF文件第5页浏览型号54ACT257DMQB-RH的Datasheet PDF文件第6页浏览型号54ACT257DMQB-RH的Datasheet PDF文件第7页 
Connection Diagrams  
Functional Description  
The ’AC/’ACT257 is quad 2-input multiplexer with  
TRI-STATE outputs. It selects four bits of data from two  
sources under control of a Common Data Select input. When  
the Select input is LOW, the I0x inputs are selected and when  
Select is HIGH, the I1x inputs are selected. The data on the  
selected inputs appears at the outputs in true (noninverted)  
form. The device is the logic implementation of a 4-pole,  
2-position switch where the position of the switch is deter-  
mined by the logic levels supplied to the Select input. The  
logic equations for the outputs are shown below:  
Pin Assignment for  
DIP and Flatpak  
=
Za OE • (11a • S + I0a • S)  
=
Zb OE • (11b • S + I0b • S)  
=
Zc OE • (11c • S + I0c • S)  
=
Zd OE • (11d • S + I0d • S)  
DS100286-3  
When the Output Enable (OE) is HIGH, the outputs are  
forced to a high impedance state. If the outputs are tied to-  
gether, all but one device must be in the high impedance  
state to avoid high currents that would exceed the maximum  
ratings. Designers should ensure the Output Enable signals  
to TRI-STATE devices whose outputs are tied together are  
designed so there is no overlap.  
Pin Assignment for LCC  
Truth Table  
Output  
Select  
Data  
Outputs  
Enable  
Input  
Inputs  
OE  
H
L
S
X
H
H
L
I0  
X
X
X
L
I1  
X
L
Z
Z
L
DS100286-4  
L
H
X
X
H
L
L
L
L
H
H
=
=
=
=
H
L
X
Z
HIGH Voltage Level  
LOW Voltage Level  
Immaterial  
High Impedance  
Logic Diagram  
DS100286-5  
Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.  
www.national.com  
2
1234567...10

下载PDF

与54ACT257DMQB-RH相关器件

型号 品牌 描述 获取价格 数据表
54ACT257E-QMLV ETC 2-Input Digital Multiplexer

获取价格
54ACT257ERQMLV ETC 2-Input Digital Multiplexer

获取价格
54ACT257F NSC Quad 2-Input Multiplexer with TRI-STATE Outputs

获取价格
54ACT257FM TI ACT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, CDFP16, CERAMIC, FP-16

获取价格
54ACT257FMQB ETC 2-Input Digital Multiplexer

获取价格
54ACT257FMQB-RH TI ACT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, CDFP16, CERAMIC, DFP-16

获取价格

与54ACT257DMQB-RH相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证