Datasheet > 54AC273DM

54AC273DM

更新时间： 2024-01-20 12:47:42

品牌	Logo	应用领域
德州仪器 - TI		输出元件逻辑集成电路触发器
页数	文件大小	规格书
8页	175K
描述
AC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54AC273DM 技术参数

生命周期：	Obsolete	包装说明：	DIP, DIP20,.3
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.44	系列：	AC
JESD-30 代码：	R-GDIP-T20	长度：	24.51 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	75000000 Hz	最大I（ol）：	0.012 A
位数：	8	功能数量：	1
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	TRUE
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP20,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	电源：	3.3/5 V
传播延迟（tpd）：	16 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	NO
技术：	CMOS	温度等级：	MILITARY
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	7.62 mm	最小 fmax：	90 MHz
Base Number Matches：	1

54AC273DM 数据手册

August 1993

54AC/74AC273

Octal D Flip-Flop

General Description

Features

Ideal buffer for microprocessor or memory

The ’273 has eight edge-triggered D-type flip-flops with indi-

vidual D inputs and Q outputs. The common buffered Clock

(CP) and Master Reset (MR) input load and reset (clear) all

flip-flops simultaneously.

Eight edge-triggered D flip-flops

Buffered common clock

Buffered, asynchronous master reset

The register is fully edge-triggered. The state of each D in-

put, one setup time before the LOW-to-HIGH clock tran-

sition, is transferred to the corresponding flip-flop’s Q out-

put.

See ’377 for clock enable version

See ’373 for transparent latch version

See ’374 for TRI-STATE version

Outputs source/sink 24 mA

All outputs will be forced LOW independently of Clock or

Data inputs by a LOW voltage level on the MR input. The

device is useful for applications where the true output only is

required and the Clock and Master Reset are common to all

storage elements.

’ACT has TTL-compatible inputs

Standard Military Drawing (SMD)

Ð ’AC273: 5962-87756

Logic Symbols

Connection Diagrams

Pin Assignment

for DIP, Flatpak and SOIC

IEEE/IEC

TL/F/9954–1

TL/F/9954–2

TL/F/9954–3

Pin Assignment

for LCC

Pin Names

Description

D –D

Data Inputs

Master Reset

Clock Pulse Input

Data Outputs

Q –Q

FACT^TMis a trademark of National Semiconductor Corporation.

TL/F/9954–4

1995 National Semiconductor Corporation

TL/F/9954

RRD-B30M75/Printed in U. S. A.

12 3 4 5 6 7 8

下载PDF

与54AC273DM相关器件

型号	品牌	描述	获取价格	数据表
54AC273DMQB	FAIRCHILD	D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, CDIP20,	获取价格
54AC273DMQB	TI	AC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20	获取价格
54AC273F	NSC	Octal D Flip-Flop	获取价格
54AC273FM	ETC	Logic IC	获取价格
54AC273FMQB	FAIRCHILD	D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, CDFP20,	获取价格
54AC273FMQB	TI	AC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDFP20, CERPACK-20	获取价格