Datasheet > 存储 > FIFO> IDT72V245L10PFI

IDT72V245L10PFI

更新时间： 2024-01-26 10:21:09

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
25页	216K
描述
3.3 VOLT CMOS SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18, and 4,096 x 18

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72V245L10PFI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	QFP, QFP64,.47SQ,20	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.23
最长访问时间：	6.5 ns	其他特性：	EASILY EXPANDABLE IN DEPTH AND WIDTH
最大时钟频率 (fCLK)：	100 MHz	周期时间：	10 ns
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	10 mm	内存密度：	73728 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	64	字数：	4096 words
字数代码：	4000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	4KX18	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	QFP
封装等效代码：	QFP64,.47SQ,20	封装形状：	SQUARE
封装形式：	FLATPACK	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.005 A	子类别：	FIFOs
最大压摆率：	0.03 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	10 mm	Base Number Matches：	1

IDT72V245L10PFI 数据手册

IDT72V205/72V215/72V225/72V235/72V245 3.3V CMOS SyncFIFO^TM

256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18

COMMERCIALANDINDUSTRIAL

TEMPERATURERANGES

ThecontentsoftheoffsetregisterscanbereadonthedataoutputlinesQ0-

IfsynchronousPAE/PAFconfigurationisselected,thePAEisassertedand

Q11 whentheLDpinissetLOWandRENissetLOW.Datacanthenberead updated on the rising edge of RCLK only and not WCLK. Similarly, PAF is

onthenextLOW-to-HIGHtransitionofRCLK. ThefirsttransitionofRCLKwill assertedandupdatedontherisingedgeofWCLKonlyandnotRCLK.Fordetail

presenttheemptyoffsetvaluetothedataoutputlines.ThenexttransitionofRCLK timingdiagrams,seeFigure22forsynchronousPAEtimingandFigure23for

willpresentthefulloffsetvalue.OffsetregistercontentcanbereadoutintheIDT synchronousPAFtiming.

Standard mode only. It cannot be read in the FWFT mode.

SYNCHRONOUS vs ASYNCHRONOUS PROGRAMMABLE FLAG TIM-

ING SELECTION

The IDT72V205/72V215/72V225/72V235/72V245 can be configured

duringthe"ConfigurationatReset"cycledescribedinTable4withsingle,double

The IDT72V205/72V215/72V225/72V235/72V245 can be configured ortripleregister-bufferedflagoutputsignals.Thevariouscombinationsavail-

during the "Configuration at Reset" cycle described in Table 3 with either able are described in Table 4 and Table 5. In general, going from single to

asynchronous orsynchronous timingforPAEand PAF flags.

doubleortriplebufferedflagoutputsremovesthepossibilityofmetastableflag

Ifasynchronous PAE/PAF configurationis selected(as perTable3),the indicationsonboundarystates(i.e,emptyorfullconditions).Thetrade-offisthe

PAEisassertedLOWontheLOW-to-HIGHtransitionofRCLK.PAEisresetto addition of clock cycle delays for the respective flag to be asserted. Not all

HIGHontheLOW-to-HIGHtransitionofWCLK.Similarly,thePAFisasserted combinationsof register-bufferedflagoutputsaresupported.Register-buffered

LOWontheLOW-to-HIGHtransitionofWCLKandPAFisresettoHIGHonthe outputsapplytotheEmptyFlagandFullFlagonly. Partialflagsarenoteffected.

LOW-to-HIGHtransitionofRCLK.Fordetailtimingdiagrams,seeFigure13for Table 4andTable 5summarize the options available.

asynchronous PAEtimingandFigure14forasynchronous PAFtiming.

TABLE 1 STATUS FLAGS FOR IDT STANDARD MODE

Number of Words in FIFO

IDT72V205

IDT72V215

IDT72V225

IDT72V235

IDT72V245

FF PAF HF PAE EF

1 to n⁽¹⁾

(n + 1) to 128

129 to (256-(m+1))⁽²⁾

(256-m)to255

(n + 1) to 256

257 to (512-(m+1))⁽²⁾

(512-m)to511

512

(n + 1) to 512

513 to (1,024-(m+1))⁽²⁾

(1,024-m)to1,023

1,024

(n + 1) to 1,024

1,025 to (2,048-(m+1))⁽²⁾

(2,048-m)to2,047

2,048

(n + 1) to 2,048

2,049 to (4,096-(m+1))⁽²⁾

(4,096-m)to4,095

4,096

256

NOTES:

1. n = Empty Offset (Default Values : IDT72V205 n=31, IDT72V215 n = 63, IDT72V225/72V235/72V245 n = 127)

2. m = Full Offset (Default Values : IDT72V205 m=31, IDT72V215 m = 63, IDT72V225/72V235/72V245 m = 127)

TABLE 2 STATUS FLAGS FOR FWFT MODE

Number of Words in FIFO

IDT72V205

IDT72V215

IDT72V225

IDT72V235

IDT72V245

IR PAF HF PAE OR

1 to (n + 1)⁽¹⁾

(n + 2) to 257

258 to (513-(m+1))⁽²⁾

(513-m) to 512

513

1 to (n + 1)⁽¹⁾

(n + 2) to 513

514 to (1,025-(m+1))⁽²⁾

(1,025-m) to 1,024

1,025

1 to (n + 1)⁽¹⁾

(n + 2) to 129

130 to (257-(m+1))⁽²⁾

(257-m) to 256

(n + 2) to 1,025

1,026 to (2,049-(m+1))⁽²⁾

(2,049-m) to 2,048

2,049

(n + 2) to 2,049

2,050 to (4,097-(m+1))⁽²⁾

(4,097-m) to 4,096

4,097

257

NOTES:

1. n = Empty Offset (Default Values : IDT72V205 n = 31, IDT72V215 n = 63, IDT72V225/72V235/72V245 n = 127)

2. m = Full Offset (Default Values : IDT72V205 m = 31, IDT72V215 m = 63, IDT72V225/72V235/72V245 m = 127)

1...4 5 678 9 10...25

下载PDF

与IDT72V245L10PFI相关器件

型号	品牌	描述	获取价格	数据表
IDT72V245L10TF	IDT	3.3 VOLT CMOS SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18, and 4,096 x 18	获取价格
IDT72V245L10TF8	IDT	FIFO, 4KX18, 6.5ns, Synchronous, CMOS, PQFP64, PLASTIC, STQFP-64	获取价格
IDT72V245L10TF9	IDT	FIFO, 4KX18, 6.5ns, Synchronous, CMOS, PQFP64, PLASTIC, STQFP-64	获取价格
IDT72V245L10TFG	IDT	FIFO, 4KX18, 6.5ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, STQFP-64	获取价格
IDT72V245L10TFI	IDT	3.3 VOLT CMOS SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18, and 4,096 x 18	获取价格
IDT72V245L15PF	IDT	3.3 VOLT CMOS SyncFIFO 256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18, and 4,096 x 18	获取价格

与IDT72V245L10PFI相关文章

ADS1256的资料手册解读、采集电压范围、读数变化原因分析及实际测量遇到的问题
2024-05-14

3
MAX6675资料手册参数详解、引脚配置说明
2024-05-13

12
LM258引脚图及功能介绍、主要参数分析
2024-05-13

7
CD4052资料手册参数详解、引脚配置说明
2024-05-13

7

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V245L10PFI

IDT72V245L10PFI 技术参数

IDT72V245L10PFI 数据手册

与IDT72V245L10PFI相关器件

与IDT72V245L10PFI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V245L10PFI

IDT72V245L10PFI 技术参数

IDT72V245L10PFI 数据手册

与IDT72V245L10PFI相关器件

与IDT72V245L10PFI相关文章

您还可以找

您在本页遇到什么问题？