Datasheet > EP1S40B956C5N

EP1S40B956C5N

更新时间： 2024-02-28 11:26:58

品牌	Logo	应用领域
阿尔特拉 - ALTERA		LTE 栅可编程逻辑
页数	文件大小	规格书
276页	1393K
描述
Field Programmable Gate Array, 4697 CLBs, CMOS, PBGA956, 40 X 40 MM, 1.27 MM PITCH, LEAD FREE, BGA-956

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EP1S40B956C5N 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	BGA,	Reach Compliance Code：	compliant
风险等级：	5.76	Is Samacsys：	N
JESD-30 代码：	S-PBGA-B956	JESD-609代码：	e1
长度：	40 mm	可配置逻辑块数量：	4697
端子数量：	956	最高工作温度：	85 °C
最低工作温度：		组织：	4697 CLBS
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装形状：	SQUARE	封装形式：	GRID ARRAY
峰值回流温度（摄氏度）：	245	可编程逻辑类型：	FIELD PROGRAMMABLE GATE ARRAY
认证状态：	Not Qualified	座面最大高度：	3.5 mm
最大供电电压：	1.575 V	最小供电电压：	1.425 V
标称供电电压：	1.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL EXTENDED
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	40	宽度：	40 mm
Base Number Matches：	1

EP1S40B956C5N 数据手册

Section I. Stratix Device

Family Data Sheet

This section provides the data sheet specifications for Stratix^®devices.

They contain feature definitions of the internal architecture,

configuration and JTAG boundary-scan testing information, DC

operating conditions, AC timing parameters, a reference to power

consumption, and ordering information for Stratix devices.

This section contains the following chapters:

■

Chapter 1, Introduction

Chapter 2, Stratix Architecture

Chapter 3, Configuration & Testing

Chapter 4, DC & Switching Characteristics

Chapter 5, Reference & Ordering Information

The table below shows the revision history for Chapters 1 through 5.

Revision History

Chapter

Date/Version

Changes Made

July 2005, v3.2

●

Minor content changes.

September 2004, v3.1

April 2004, v3.0

Updated Table 1–6 on page 1–5.

●

Main section page numbers changed on first page.

Changed PCI-X to PCI-X 1.0 in “Features” on page 1–2.

Global change from SignalTap to SignalTap II.

The DSP blocks in “Features” on page 1–2 provide dedicated

implementation of multipliers that are now “faster than 300 MHz.”

January 2004, v2.2

October 2003, v2.1

July 2003, v2.0

●

Updated -5 speed grade device information in Table 1-6.

Add -8 speed grade device information.

Format changes throughout chapter.

Altera Corporation

Section I–1

12 3 4 5 6 7...276

中文翻译

下载PDF

与EP1S40B956C5N相关器件

型号	品牌	获取价格	描述	数据表
EP1S40B956I6	INTEL	获取价格	Field Programmable Gate Array, 41250-Cell, CMOS, PBGA956, 40 X 40 MM, 1.27 MM PITCH, BGA-9
EP1S40B956I6	ALTERA	获取价格	Field Programmable Gate Array, 41250-Cell, CMOS, PBGA956, 40 X 40 MM, 1.27 MM PITCH, BGA-9
EP1S40F1020C5	ALTERA	获取价格	Stratix Device Handbook, Volume 1
EP1S40F1020C5ES	ALTERA	获取价格	Field Programmable Gate Array, CMOS, PBGA1020, 33 X 33 MM, 1 MM PITCH, FBGA-1020
EP1S40F1020C5N	ALTERA	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT
EP1S40F1020C6	ALTERA	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT
EP1S40F1020C6N	ALTERA	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT
EP1S40F1020C7	ALTERA	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT
EP1S40F1020I6N	INTEL	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT
EP1S40F1020I6N	ALTERA	获取价格	Field Programmable Gate Array, 4697 CLBs, 41250-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PIT

与EP1S40B956C5N相关文章

DS1135-8资料手册解读：深入探索高速硅定时电路的特性与应用
2024-07-16

6
GT60N321资料手册解读：深入了解东芝第四代绝缘栅双极晶体管
2024-07-16

7
STS5DNE30L资料手册解读：参数分析、特性与应用
2024-07-15

11
MDU1511资料手册解读：探索这款MOSFET的全面特性
2024-07-15

9

产品中心

服务支持

精选活动

关于我们

帮助中心

EP1S40B956C5N

EP1S40B956C5N 技术参数

EP1S40B956C5N 数据手册

与EP1S40B956C5N相关器件

与EP1S40B956C5N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EP1S40B956C5N

EP1S40B956C5N 技术参数

EP1S40B956C5N 数据手册

与EP1S40B956C5N相关器件

与EP1S40B956C5N相关文章

您还可以找

您在本页遇到什么问题？