5秒后页面跳转
捷配首页

Datasheet > ATF16V8CZ-15XJ
ATF16V8CZ-15XJ PDF预览

ATF16V8CZ-15XJ

更新时间： 2024-01-03 05:53:34
品牌 Logo 应用领域
爱特美尔 - ATMEL 时钟输入元件光电二极管可编程逻辑
页数 文件大小 规格书
26页 585K
描述
Flash PLD, 15ns, CMOS, PDSO20, 4.40 MM, PLASTIC, TSSOP-20

阅读下载

获取价格

ATF16V8CZ-15XJ 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：TSSOP,
针数：20Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.51
最大时钟频率：45 MHzJESD-30 代码：R-PDSO-G20
JESD-609代码：e3长度：6.5 mm
湿度敏感等级：2专用输入次数：8
I/O 线路数量：8端子数量：20
最高工作温度：85 °C最低工作温度：-40 °C
组织：8 DEDICATED INPUTS, 8 I/O输出函数：MACROCELL
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260可编程逻辑类型：FLASH PLD
传播延迟：15 ns认证状态：Not Qualified
座面最大高度：1.2 mm最大供电电压：5.5 V
最小供电电压：4.5 V标称供电电压：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：MATTE TIN
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：40
宽度：4.4 mmBase Number Matches：1

ATF16V8CZ-15XJ 数据手册

 浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第4页浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第5页浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第6页浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第8页浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第9页浏览型号ATF16V8CZ-15XJ的Datasheet PDF文件第10页 
ATF16V8CZ  
4.5  
Power-up Reset  
The ATF16V8CZ’s registers are designed to reset during power-up. At a point delayed slightly  
from VCC crossing VRST, all registers will be reset to the low state. As a result, the registered out-  
put state will always be high on power-up.  
This feature is critical for state machine initialization. However, due to the asynchronous nature  
of reset and the uncertainty of how VCC actually rises in the system, the following conditions are  
required:  
1. The VCC rise must be monotonic, from below 0.7V,  
2. After reset occurs, all input and feedback setup times must be met before driving the  
clock term high, and  
3. The signals from which the clock is derived must remain stable during tPR  
.
Parameter  
tPR  
Description  
Typ  
600  
3.8  
Max  
Units  
ns  
Power-up Reset Time  
Power-up Reset Voltage  
1,000  
4.5  
VRST  
V
4.6  
Preload of Registered Outputs  
The ATF16V8CZ’s registers are provided with circuitry to allow loading of each register with  
either a high or a low. This feature will simplify testing since any state can be forced into the reg-  
isters to control test sequencing. A JEDEC file with preload is generated when a source file with  
vectors is compiled. Once downloaded, the JEDEC file preload sequence will be done automati-  
cally by approved programmers.  
5. Security Fuse Usage  
A single fuse is provided to prevent unauthorized copying of the ATF16V8CZ fuse patterns.  
Once programmed, fuse verify and preload are inhibited. However, the 64-bit User Signature  
remains accessible.  
The security fuse should be programmed last, as its effect is immediate.  
7
0453H–PLD–7/05  
1...45678910...26

下载PDF

与ATF16V8CZ-15XJ相关器件

型号 品牌 描述 获取价格 数据表
ATF16V8CZ-15XL ATMEL Flash PLD, 15ns, CMOS, PDSO20, 4.40 MM, PLASTIC, TSSOP-20

获取价格
ATF16V8CZ-15XU ATMEL Highperformance EE PLD

获取价格
ATF20135 ETC TRANSISTOR | JFET | N-CHANNEL | SOT-173VAR

获取价格
ATF20LV8C ETC ASIC

获取价格
ATF20LV8CZ ETC ASIC

获取价格
ATF20LV8CZ-15JC ATMEL Flash PLD, 15ns, CMOS, PQCC28, PLASTIC, MO-047AB, JLCC-28

获取价格

与ATF16V8CZ-15XJ相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证