5秒后页面跳转
捷配首页

Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> AD808-622BRRL7
AD808-622BRRL7 PDF预览

AD808-622BRRL7

更新时间： 2024-01-06 04:57:30
品牌 Logo 应用领域
亚德诺 - ADI 光纤ATM集成电路SONET集成电路SDH集成电路电信集成电路电信电路光电二极管异步传输模式时钟
页数 文件大小 规格书
12页 148K
描述
Fiber Optic Receiver with Quantizer and Clock Recovery and Data Retiming

阅读下载

获取价格

AD808-622BRRL7 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Active零件包装代码：SOIC
包装说明：SOP,针数：16
Reach Compliance Code：unknown风险等级：5.86
Is Samacsys：NJESD-30 代码：R-PDSO-G16
JESD-609代码：e0长度：9.9 mm
湿度敏感等级：1功能数量：1
端子数量：16最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：240
认证状态：COMMERCIAL座面最大高度：1.75 mm
标称供电电压：5 V表面贴装：YES
电信集成电路类型：ATM/SONET/SDH RECEIVER温度等级：INDUSTRIAL
端子面层：TIN LEAD端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：3.9 mm
Base Number Matches：1

AD808-622BRRL7 数据手册

 浏览型号AD808-622BRRL7的Datasheet PDF文件第1页浏览型号AD808-622BRRL7的Datasheet PDF文件第3页浏览型号AD808-622BRRL7的Datasheet PDF文件第4页浏览型号AD808-622BRRL7的Datasheet PDF文件第5页浏览型号AD808-622BRRL7的Datasheet PDF文件第6页浏览型号AD808-622BRRL7的Datasheet PDF文件第7页 
AD808–SPECIFICATIONS (T = T to T , V = V to V , C = 0.47 ␮F, unless otherwise noted)  
A
MIN  
MAX  
S
MIN  
MAX  
D
P aram eter  
Condition  
Min  
Typ  
Max  
Units  
QUANT IZER–DC CHARACT ERIST ICS  
Input Voltage Range  
Input Sensitivity, VSENSE  
Input Overdrive, VOD  
Input Offset Voltage  
Input Current  
Input RMS Noise  
Input Peak-to-Peak Noise  
@ PIN or N IN  
2.5  
10  
5
VS  
V
PIN–NIN, Figure 1, BER = ≤ 1 × 10–10  
Figure 1, BER = ≤ 1 × 10–10  
4.0  
2.0  
1.0  
10  
100  
1.5  
mV  
mV  
mV  
µA  
µV  
mV  
BER = ≤ 1 × 10–10  
BER = ≤ 1 × 10–10  
QUANT IZER–AC CHARACT ERIST ICS  
Upper –3 dB Bandwidth  
Input Resistance  
600  
800  
10  
2
MHz  
kΩ  
pF  
Input Capacitance  
Pulsewidth Distortion  
50  
ps  
LEVEL DET ECT  
Level Detect Range  
RT HRESH = 22.1 kΩ  
RT HRESH = 6.98 kΩ  
RT HRESH = 0 Ω  
6.5  
13  
28.5  
0.1  
10  
18  
40  
13.5  
23  
45.5  
1.5  
mV  
mV  
mV  
µs  
Response T ime  
DC Coupled  
Hysteresis (Electrical)  
RT HRESH = 22.1 kΩ (See Figure 8)  
RT HRESH = 6.98 kΩ  
RT HRESH = 0 Ω  
Load = +3.2 mA  
Load = –3.2 mA  
5
9.0  
9.0  
10.0  
dB  
dB  
dB  
V
3.0  
3.0  
4.0  
5.1  
7.0  
4.7  
0.2  
SDOUT Output Logic High  
SDOUT Output Logic Low  
0.4  
V
PHASE-LOCKED LOOP NOMINAL  
CENT ER FREQUENCY  
622.08  
MHz  
MHz  
MHz  
Degrees  
ps  
CAPT URE RANGE  
620  
620  
624  
624  
81  
T RACKING RANGE  
ST AT IC PHASE ERROR (See Figure 7)  
27–1 PRN Sequence  
Figure 2  
22  
SET UP T IME (tSU  
HOLD T IME (tH)  
PHASE DRIFT  
JIT T ER  
)
550  
700  
900  
1050  
50  
Figure 2  
ps  
240 Bits, No T ransitions  
Degrees  
27–1 PRN Sequence  
2.5  
2.5  
3.6  
3.6  
Degrees rms  
Degrees rms  
223–1 PRN Sequence  
JIT T ER T OLERANCE  
f = 30 Hz  
3000  
300  
3.7  
0.56  
0.45  
Unit Intervals  
Unit Intervals  
Unit Intervals  
Unit Intervals  
Unit Intervals  
f = 300 Hz  
f = 25 kHz  
f = 250 kHz  
f = 5 MHz  
24  
1.7  
0.28  
0.18  
JIT T ER T RANSFER  
Peaking (Figure 14)  
Bandwidth  
CD = 0.47 µF  
0.04  
333  
dB  
kHz  
450  
Acquisition T ime  
C D = 0.1 µF  
C D = 0.47 µF  
223–1 PRN Sequence, TA = +25°C  
VCC = 5 V, VEE = GND  
2 × 106  
8 × 106  
3 × 106  
Bit Periods  
12 × 106 Bit Periods  
POWER SUPPLY VOLT AGE  
POWER SUPPLY CURRENT  
VMIN to VMAX  
4.5  
55  
5.5  
Volts  
VCC = 5.0 V, VEE = GND,  
T A = +25°C  
80  
100  
mA  
PECL OUT PUT VOLT AGE LEVELS  
Output Logic High, VOH  
Output Logic Low, VOL  
T A = +25°C  
Referenced to VCC  
–1.2  
–2.2  
–1.0  
–2.0  
–0.7  
–1.7  
Volts  
Volts  
SYMMET RY (Duty Cycle)  
ρ = 1/2, T A = +25°C,  
Recovered Clock Output, Pin 5  
VCC = 5 V, VEE = GND  
45  
55  
%
OUT PUT RISE / FALL T IMES  
Rise T ime (tR)  
Fall T ime (tF)  
20%–80%  
80%–20%  
174  
136  
350  
315  
500  
500  
ps  
ps  
CLOCK SKEW (tRCS  
)
Positive Number Indicates Clock  
Leading Data  
–100  
130  
250  
ps  
Specifications subject to change without notice.  
–2–  
REV. 0  
1234567...12

下载PDF

与AD808-622BRRL7相关器件

型号 品牌 描述 获取价格 数据表
AD808-622BRZ ADI 622 Mbps, Low Power, Post-Amp/Clock and Data Recovery IC

获取价格
AD808-622BRZRL7 ADI 622 Mbps, Low Power, Post-Amp/Clock and Data Recovery IC

获取价格
AD809 ADI 155.52 MHz Frequency Synthesizer

获取价格
AD8091 ADI Low-Cost, High-Speed Rail-to-Rail Amplifiers

获取价格
AD8091_05 ADI Low Cost, High Speed Rail-to-Rail Amplifiers

获取价格
AD8091_07 ADI Low Cost, High Speed Rail-to-Rail Amplifiers

获取价格

与AD808-622BRRL7相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证