5秒后页面跳转
捷配首页

Datasheet > 转换器 > 数模转换器> AD7228
AD7228 PDF预览

AD7228

更新时间： 2024-02-12 01:53:16
品牌 Logo 应用领域
亚德诺 - ADI /
页数 文件大小 规格书
8页 209K
描述
LC2MOS Octal 8-Bit DAC

阅读下载

中文翻译

获取价格

AD7228 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：DIP包装说明：CERDIP-24
针数：24Reach Compliance Code：not_compliant
ECCN代码：3A001.A.2.CHTS代码：8542.39.00.01
风险等级：5.07Is Samacsys：N
最大模拟输出电压：10 V最小模拟输出电压：
转换器类型：D/A CONVERTER输入位码：BINARY
输入格式：PARALLEL, 8 BITSJESD-30 代码：R-GDIP-T24
JESD-609代码：e0最大线性误差 (EL)：0.195%
标称负供电电压：-5 V位数：8
功能数量：1端子数量：24
最高工作温度：125 °C最低工作温度：-55 °C
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装等效代码：DIP24,.3封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：12/15, GND/-5 V认证状态：Not Qualified
座面最大高度：5.08 mm最大稳定时间：5 µs
子类别：Other Converters最大压摆率：22 mA
表面贴装：NO技术：MOS
温度等级：MILITARY端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.62 mmBase Number Matches：1

AD7228 数据手册

 浏览型号AD7228的Datasheet PDF文件第1页浏览型号AD7228的Datasheet PDF文件第2页浏览型号AD7228的Datasheet PDF文件第4页浏览型号AD7228的Datasheet PDF文件第5页浏览型号AD7228的Datasheet PDF文件第6页浏览型号AD7228的Datasheet PDF文件第7页 
AD7228A  
(V = +5 V ؎ 5%, V ; = 0 to –5 V ؎ 10%, GND = 0 V, V = +1.25 V, R = 2 k⍀, C = 100 pF  
DD  
SS  
REF  
L
L
+5 V SUPPLY OPERATION  
unless otherwise noted.) AII specifications TMIN to TMAX unless otherwise noted.  
B
C
T
U
P aram eter  
Version  
Version  
Version  
Version  
Units  
Conditions/Com m ents  
ST AT IC PERFORMANCE  
Resolution  
8
8
8
8
Bits  
Relative Accuracy  
Differential Nonlinearity  
Full-Scale Error  
Zero Code Error  
@ 25°C  
±2  
±1  
±4  
±2  
±1  
±2  
±2  
±1  
±4  
±2  
±1  
±2  
LSB max  
LSB max  
LSB max  
Guaranteed Monotonic  
±30  
±40  
±20  
±30  
±30  
±40  
±20  
±30  
mV max  
mV max  
T MIN to T MAX  
REFERENCE INPUT  
Reference Input Range  
1.2  
1.3  
2
1.2  
1.3  
2
1.2  
1.3  
2
1.2  
1.3  
2
V min  
V max  
kΩ min  
pF max  
Reference Input Resistance  
Reference Input Capacitance  
500  
500  
500  
500  
POWER REQUIREMENT S  
Positive Supply Range  
Positive Supply Current  
@ 25°C  
4.75/5.25  
4.75/5.25  
4.75/5.25  
4.75/5.25  
V min/V max  
For Specified Performance  
16  
20  
16  
20  
16  
22  
16  
22  
µA max  
µA max  
T MIN to T MAX  
Negative Supply Current  
@ 25°C  
T MIN to T MAX  
14  
18  
14  
18  
14  
20  
14  
20  
µA max  
µA max  
NOT ES  
All of the specifications as per Dual Supply Specifications except for negative full-scale settling-time when VSS = 0 V.  
Specifications subject to change without notice.  
1, 2  
SWITCHING CHARACTERISTICS  
(See Figures 1, 2; V = +5 V ؎ 5% or +10.8 V to +16.5 V; V = 0 V or –5 V ؎ 10%)  
DD  
SS  
Lim it at 25°C  
Lim it at TMIN, TMAX  
(B, C Versions)  
Lim it at TMIN, TMAX  
(T, U Versions)  
P aram eters  
All Grades  
Units  
Conditions/Com m ents  
t1  
t2  
t3  
t4  
t5  
0
0
70  
10  
95  
0
0
90  
10  
120  
0
0
100  
10  
ns min  
ns min  
ns min  
ns min  
ns min  
Address to WR Setup T ime  
Address to WR Hold T ime  
Data Valid to WR Setup T ime  
Data Valid to WR Hold T ime  
Write Pulse Width  
150  
NOT ES  
1Sample tested at 25°C to ensure compliance. All input rise and fall times measured from 10% to 90% of +5 V, tR = tF = 5 ns.  
VINH +VINL  
2T iming measurement reference level is  
2
INTERFACE LO GIC INFO RMATIO N  
Address lines A0, A1 and A2 select which DAC accepts data  
from the input port. T able I shows the selection table for the  
eight DACs with Figure 1 showing the input control logic.  
When the WR signal is low, the input latch of the selected DAC  
is transparent, and its output responds to activity on the data  
bus. T he data is latched into the addressed DAC latch on the  
rising edge of WR. While WR is high, the analog outputs remain  
at the value corresponding to the data held in their respective  
latches.  
Table I. AD 7228A Truth Table  
AD 7228A Control Inputs  
AD 7228A  
O peration  
Figure 1. Input Control Logic  
WR  
A2  
A1  
A0  
H
X
X
X
No Operation  
Device Not Selected  
DAC 1 T ransparent  
DAC 1 Latched  
DAC 2 T ransparent  
DAC 3 T ransparent  
DAC 4 T ransparent  
DAC 5 T ransparent  
DAC 6 T ransparent  
DAC 7 T ransparent  
DAC 8 T ransparent  
L
g
L
L
L
L
L
L
L
L
L
L
L
L
H
H
H
H
L
L
L
H
H
L
L
H
H
L
L
H
L
H
L
H
L
H
H = High State L = Low State X = Don’t Care  
Figure 2. Write Cycle Tim ing Diagram  
–3–  
REV. A  
12345678

中文翻译

下载PDF

与AD7228相关器件

型号 品牌 获取价格 描述 数据表
AD7228A ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABN ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABP ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABPZ-REEL ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABQ ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABR ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ABR-REEL ADI

获取价格

 		IC OCTAL, PARALLEL, 8 BITS INPUT LOADING, 8-BIT DAC, PDSO24, SOIC-24, Digital to Analog Co
AD7228ABRZ ADI

获取价格

 		暂无描述
AD7228ABRZ-REEL ADI

获取价格

 		LC2MOS Octal 8-Bit DAC
AD7228ACN ADI

获取价格

 		LC2MOS Octal 8-Bit DAC

与AD7228相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证