A6259KA

更新时间： 2024-01-12 21:21:15

品牌	Logo	应用领域
急速微 - ALLEGRO		外围驱动器驱动程序和接口接口集成电路光电二极管双倍数据速率
页数	文件大小	规格书
10页	173K
描述
8-BIT ADDRESSABLE DMOS POWER DRIVER

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

A6259KA 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP,
针数：	20	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.89	内置保护：	TRANSIENT
接口集成电路类型：	SIPO BASED PERIPHERAL DRIVER	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e0	长度：	12.8 mm
功能数量：	1	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出电流流向：	SINK	标称输出峰值电流：	2 A
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	240	认证状态：	Not Qualified
座面最大高度：	2.65 mm	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	7.5 mm	Base Number Matches：	1

A6259KA 数据手册

6259

8-BIT ADDRESSABLE

DMOS POWER DRIVER

TERMINAL DESCRIPTIONS

Terminal No.

Terminal Name

Function

POWER GROUND

Reference terminal for output voltage measurements (OUT_0-3).

(V_DD) The logic supply voltage (typically 5 V).

LOGIC SUPPLY

S₀

OUT₀

Binary-coded output-select input, least-significant bit.

Current-sinking, open-drain DMOS output, address 000.

Current-sinking, open-drain DMOS output, address 001.

Current-sinking, open-drain DMOS output, address 010.

Current-sinking, open-drain DMOS output, address 011.

Binary-coded output-select input.

OUT₁

OUT₂

OUT₃

S₁

LOGIC GROUND

POWER GROUND

S₂

Reference terminal for input voltage measurements.

Reference terminal for output voltage measurements (OUT_0-3).

Reference terminal for output voltage measurements (OUT_4-7).

Binary-coded output-select input, most-significant bit.

Mode control input; see Function Table.

ENABLE

OUT₄

Current-sinking, open-drain DMOS output, address 100.

Current-sinking, open-drain DMOS output, address 101.

Current-sinking, open-drain DMOS output, address 110.

Current-sinking, open-drain DMOS output, address 111.

OUT₅

OUT₆

OUT₇

DATA

CMOS data input to the addressed output latch. When enabled, the

addressed output inverts the data input (DATA = HIGH, OUTPUT = LOW).

CLEAR

Mode control input; see Function Table.

POWER GROUND

Reference terminal for output voltage measurements (OUT_4-7).

NOTE — Grounds (terminals 1, 9, 10, 11, and 20) must be connected externally to a single point.

www.allegromicro.com

1...4 5 678 9 10

下载PDF

与A6259KA相关器件

型号	品牌	描述	获取价格	数据表
A6259KLW	ALLEGRO	8-BIT ADDRESSABLE DMOS POWER DRIVER	获取价格
A6259KLWTR	ALLEGRO	SIPO Based Peripheral Driver, 2A, CMOS, PDSO20, PLASTIC, SOIC-20	获取价格
A6260	ALLEGRO	High Brightness LED Current Regulator	获取价格
A6260_V	ALLEGRO	High Brightness LED Current Regulator	获取价格
A6260KLJTR-T	ALLEGRO	High Brightness LED Current Regulator	获取价格
A6261	ALLEGRO	The A6261 is a linear, programmable current regulator providing up to 100 mA from each of	获取价格